---

一、結構穩定性是基本功：疊構對稱與防板翹設計

在開始佈線之前，先確保板子的「結構體質」夠穩定，是多層PCB設計的第一步。實務上，多層板建議採用偶數層且上下對稱的疊構，這是確保機械可靠度與製程穩定性的基本原則。

對稱疊構能讓上下材料在層壓與回焊製程中承受的熱應力相對均衡。若疊構不對稱，當不同材料（特別是銅箔與介質）因熱膨脹係數（CTE）差異產生應力，在冷卻後便容易造成板彎、板翹（Warpage）。

對於追求輕薄的HDI板（板厚可能僅0.8 mm甚至更薄），疊構對稱性更是不可妥協的設計紅線。良好的對稱設計可有效降低生產與使用過程中的變形風險，避免因板翹導致焊點失效或高速訊號品質劣化。

設計建議：

• 優先採用偶數層、鏡像對稱疊構： 上下層的功能與材料配置（介質厚度、銅厚與銅密度）應以板厚中心線為對稱軸，例如Top/Bottom為訊號層、L2/L7為參考層、L3/L6為訊號層。
• 銅密度平衡： 實務上需留意鏡像層（如L1/L8、L3/L6）的銅覆蓋率是否接近，可透過**鋪銅（Copper Pour）**來平衡銅量。
• 必要時加入平衡層（Dummy Layer）： 若電路需求導致層別不對稱，可增加無走線的輔助層或接地屏蔽層，以分散應力、降低板翹風險。

---

二、SI的核心關鍵：參考平面配置與GND/PWR最佳化

高速訊號的品質，關鍵在於回流路徑是否完整且阻抗最低。在高速設計中，每一個訊號層都應搭配鄰近且連續的參考平面（GND或PWR），讓高頻電流能沿著訊號正下方、最短且最低阻抗的路徑回流。

2.1 接地層（GND）是最佳參考平面

由於接地層電位穩定且通常為完整大面積平面，是高速訊號的最佳參考層。設計原則為：

• 所有高速訊號層應盡量緊鄰GND層，以縮小回流迴路面積（Loop Area），降低EMI與串擾風險。
• 切忌讓高速訊號跨越被分割的電源平面或不連續的參考層。一旦回流路徑被中斷，電流被迫繞道，迴路電感瞬間上升，極易造成SI與EMI問題。

2.2 電源層與接地層的配置策略（PI關鍵）

電源完整性（Power Integrity, PI）與平面配置息息相關。

• GND–PWR緊耦合配置（低阻抗PDN）： 建議電源層與接地層相鄰，並以最小介質厚度隔開，形成板內平面電容（Planar Capacitance），讓PDN在高頻下維持低阻抗，支援IC的瞬態電流需求。

8層板常見配置範例：

• 高SI/EMI表現（偏高速） L1(S) – L2(GND) – L3(S) – L4(PWR) – L5(GND) – L6(S) – L7(GND) – L8(S) → 多個GND平面，適合高速與EMI敏感設計。
• 高PI/高功耗配置 L1(S) – L2(GND) – L3(S) – L4(PWR) – L5(PWR) – L6(S) – L7(GND) – L8(S) → L4/L5形成強平面電容，但需注意訊號層參考電源平面時的分割風險。

設計建議：

• 至少配置 2層以上完整GND平面。
• 8層板建議採用 4S4P（±1） 的配置比例，以平衡SI與PI。

---

三、高速佈線實務：微帶線 vs. 帶狀線的選擇

在8層HDI中，訊號主要佈於微帶線（Microstrip）與帶狀線（Stripline），需依訊號敏感度選擇。

| 特性 | 微帶線 (Microstrip) | 帶狀線 (Stripline) | SI影響與權衡 | | :--- | :--- | :--- | :--- | | 位置 | 外層 (L1/L8)，參考鄰近內層平面 | 內層 (L3/L6)，夾在上下兩層平面之間 | | | 屏蔽性/EMI | 較差 (暴露於空氣中) | 極佳 (被雙層平面包圍) | 帶狀線在高頻時具備更優越的抗噪訊能力和更小的輻射損失。 | | 阻抗控制 | 較具挑戰性 (受空氣影響) | 較易控制且穩定 (全封閉結構) | 帶狀線能提供更好的阻抗控制，最大限度地減少反射和損耗。 | | 製造與成本 | 較簡單、成本較低 | 較複雜、成本較高 (需嚴格公差) | 複雜高速應用需投資帶狀線。 |

佈局對SI的影響：

1. 關鍵高速訊號優先帶狀線： 對於時脈、DDR Data/Strobe、PCIe等關鍵高速訊號或對噪聲敏感的線路，應優先埋入內層，採用帶狀線結構。上下兩片參考平面能提供最佳屏蔽，確保訊號質量和穩定的特性阻抗。
2. 表層走線做好參考設置： 表面微帶線下方一定要有連續的接地平面作參考，以控制阻抗。同時，由於微帶線容易向外輻射電磁能量，應盡可能縮短表層高速線的長度，將長距高敏感訊號交由內層帶狀線傳輸。
3. 阻抗控制實務： 特性阻抗Z0的精確控制是SI的基礎。設計時必須選定材料、介質厚度H，並提供目標阻抗值（例如50Ω單端或100Ω差分）給製造商。對於高密度的差分訊號，可考慮**共面波導（Coplanar Waveguide）**結構，透過伴隨地線（G1和G2）來進一步增強電磁場的約束和屏蔽，穩定阻抗。

---

四、實戰難題：跨分割平面時的SI/PI對策

在HDI設計中，最令人頭痛的就是高速訊號線跨越電源平面分割線的問題。當訊號跨越分割，迴流路徑被中斷，迴路電感暴增，造成訊號反射、串擾以及嚴重的EMI輻射。

解決方案（RD實戰清單）：

1. 治本：優化電源平面連貫性： 從源頭減少電源平面的分割，確保GND平面的連貫性。
2. 治標：增加接地過孔（Stitching Via）： 當高速訊號線必須跨越分割時，必須在信號過孔（Signal Via）附近，緊鄰增加一個或多個接地過孔，將上下層的GND平面連接起來。這些接地過孔為高頻迴流電流提供了最短的「橋樑」，成功地縫合了迴路。
3. 策略性佈局去耦電容： 在訊號線必須跨越分割線的區域，可策略性地放置去耦電容。這些電容在高頻下等效於低阻抗路徑，可以作為AC迴路的「橋樑」，將迴流電流從一個分割平面耦合到另一個參考平面。
4. 優化佈線角度： 應確保訊號線以盡可能垂直的角度快速穿過分割間隙，避免訊號線沿著分割線平行佈線，將迴路電感暴增的時間和長度降至最低。

總結：訊號層數與平面完整性的平衡

八層板設計中，不應一味追求訊號層數而犧牲平面層。平面層不足會導致兩個高速信號層直接相鄰（增加串擾）或電源分配網路（PDN）阻抗升高（PI變差）。

4S4P配置（例如4個訊號層搭配4個平面層）是在高速應用中，兼顧SI性能（足夠的參考層）和PI性能（足夠的平面電容）的最佳平衡點。若高速訊號量極大，且8層板難以滿足佈線與PI需求，寧可考慮升級為10層板或使用HDI的盲/埋孔技術，也不要壓縮平面層數。

---

結語

8層HDI疊構的成功，來自**SI、PI與DFM（可製造性設計）**三者的平衡設計。從疊構對稱性開始，合理配置GND/PWR，並將關鍵訊號埋入帶狀線，你將能在高速設計中更從容，也為產品可靠度打下穩固基礎。

祝各位RD夥伴設計順利！