DFM實戰：RF PCB Via 為何是高頻訊號完整性的瓶頸？4 個頻段分水嶺與設計對策

RF PCB 的 Via 設計完整指南

一、RF 中的 4 種 via：各司其職

RF PCB 中常用的 via 分為四類：

• Through-hole via（PTH）：貫穿全板的傳統結構，但整段長度長、stub 效應顯著，在高頻應用中寄生電感偏大。
• Blind via 與 Buried via：能將層間連接限制在必要層別範圍內，縮短傳輸路徑並降低反射。
• Stitching via：不承載訊號，而是分布在 RF 走線周邊作為回流路徑與 EMI 隔離牆。

實務判斷邏輯很直接：訊號 via 追求「最短、最直、寄生最小」；接地 via 追求「均勻分布、緊鄰訊號 via、數量足夠」；縫合 via 則要看波長與頻段來決定間距。這三種角色不能混用——把訊號 via 拉太多、接地 via 排太稀，都是 RF 設計常見的錯誤起點。

二、頻段是關鍵分水嶺：<3 GHz、3–5 GHz、>5 GHz、>90 GHz

RF via 設計的第一個工程判斷不是「用什麼 via」，而是「工作頻段落在哪一區」。頻段直接決定 via 的阻抗行為，也決定要不要動用縫合 via、要不要縮小 antipad、要不要考慮波導轉接。

| 頻段區間 | 主要工程考量 | 設計對策 | | :--- | :--- | :--- | | < 3 GHz | via 阻抗接近傳輸線匹配，回流路徑為主要議題 | 訊號 via 旁緊鄰接地 via 維持 50Ω；antipad 至少等於 landing pad；縫合 via 通常非必要 | | 3–5 GHz | via 阻抗失配開始明顯影響 SI | 阻抗計算納入 via 段；視需要導入縫合 via | | > 5 GHz | via 呈現電感性，阻抗可跳到 3–4 倍特性阻抗 | 加縫合 via、縮小 antipad，把輸入阻抗壓平到 40–50 GHz；避免 via/antipad 過近導致電容過大 | | > 90 GHz | 傳統 via 結構已不敷使用 | 導入 coplanar waveguide、aperture coupling、stepped blind/buried via 等替代方案 |

實務上，工作頻段超過 3 GHz 就要開始把 via 段納入完整的 3D 電磁模擬；只用 2D 線路模擬計算阻抗，在 5 GHz 以上會嚴重低估失配。

三、挑戰 1：寄生電感電容——「鄰近效應」大於「尺寸效應」

RF via 的寄生效應是 GHz 段訊號劣化的主要來源。很多工程師直覺以為「加大 via 就能降低電感」，但這在物理上並不成立。Rick Hartley 曾用實測數字說明：一片 62 mil 厚板上，兩個 10 mil 鑽孔、20 mil pad 的 via 相距 250 mil 時，回路電感約 2.5 nH；把 via 直徑加倍，電感只降到 2 nH——僅 20% 的改善。但若把兩個 via 拉近到 8–12 mil，電感直接降到 1 nH，改善 50%。

「電感是鄰近效應，不是尺寸效應」 這句話直接改寫 RF via 的設計順序：

• 訊號 via 直徑落在 8–16 mil（0.2–0.4 mm），並讓接地 via 儘量緊鄰訊號 via
• 訊號與接地 via 之間形成的迴路面積越小，寄生電感越低
• 電源 via 之間也應以「電源—接地—電源」交替排列，避免同型 via 密集造成 solenoid 效應反而放大電感

四、挑戰 2：Antipad 尺寸決定 Via 阻抗

Antipad（via 周邊參考層的清空區域）看似只是製程細節，實際上是控制 via 阻抗最直接的工程手桿。在鑽孔直徑不變的前提下，只調整 antipad 直徑就能把 via 阻抗從 30Ω 拉到 60Ω 以上，成本幾乎不變。

以 62 mil 板、10 mil 鑽孔為例，antipad 半徑對 via 阻抗的影響大致如下：

| Antipad 半徑 (mm) | Via 阻抗 (Ω) | | :--- | :--- | | 0.4 | 36.7 | | 0.5 | 44.5 | | 0.6 | 50.0 | | 0.65 | 52.3 | | 0.8 | 57.7 | | 1.0 | 63.0 |

理論最佳的 return loss 落在 antipad 半徑 0.6–0.65 mm（直徑 1.2–1.3 mm），可實現接近 50Ω 的 via 阻抗。

實務注意：antipad 太小會讓電容過大、阻抗低於目標；太大則機械強度與參考層連續性下降。差動訊號 via 直徑必須成對匹配以免相位偏移；複雜疊構下的回流路徑需 3D solver 才算得準，不要用簡化 2D 公式硬套。

五、挑戰 3：接地 Via 佈局決定 EMI 與隔離

接地 via 是 RF 設計中被談論最多、卻最容易做錯的一環。核心原則：接地 via 越接近訊號 via、間距越接近 λ/20，回流路徑越短、EMI 越低、隔離越好。

以常見頻段換算：

• 2.5 GHz → λ/20 ≈ 6 mm
• 5 GHz → λ/20 ≈ 3 mm
• 25 GHz → λ/20 ≈ 0.6 mm

mmWave 頻段的 via fence 密度會非常高。

實務上有幾個容易翻車的細節：

1. 不要 「daisy-chain」 接地連接，串接會累積迴路電感、削弱高頻回流。
2. 每一根 shunt component（例如 decoupling capacitor）至少配兩根接地 via，最佳做法是建立 via ground island。
3. QFN 中央熱墊必須佈滿接地 via，同時服務電氣接地與熱路徑。
4. Microstrip 兩側的 via fence 頂層需用金屬條連接（頂層無 GND 面），stripline 則須在上下兩層 GND 都接。

這些看似瑣碎的細節，累積起來決定整片板子的 EMC 表現。

六、挑戰 4：Via 同時是熱路徑

在高功率 RF 設計中，via 除了訊號連接還承擔散熱任務——尤其是 PA、大功率驅動 IC、車用雷達 IC 等封裝底部的 exposed pad，散熱幾乎完全靠底部的 thermal via 陣列 傳導到內層銅箔或底層散熱片。

幾個經常被低估的熱設計選項：

1. Thermal via 密度優先於單一 via 尺寸——多顆小 via 比少顆大 via 更能形成有效熱路徑。
2. 熱關鍵應用中，PTH 銅厚可從標準 25 μm 加厚到 100 μm，直接提升垂直方向熱傳導。
3. Via 填銅（copper filled） 比銀膠更有效，銀膠典型熱導 4–30 W/mK，遠低於純銅的 400 W/mK。
4. 盲孔尺寸 < 0.2 mm、深度 < 0.3 mm 可用 blind hole plating 直接填銅。
5. 板內銅塊（copper coin） 是高功率射頻放大器最有效的散熱結構，需在設計初期就與板廠確認可行性。

結語：Via 是 RF 設計最容易被低估、也最容易翻車的環節

回頭看 GHz 段以上的 RF 設計，「Layout 過 review 卻在高頻量測失敗」的案例，八成最終都可以追溯到 via——寄生電感、antipad 尺寸、接地 via 佈局或熱路徑不足。Via 設計的關鍵不在單一參數，而在 「頻段 → 尺寸 → 間距 → 接地 → 熱管理」的整體一致性；只要其中一環偏離頻段對應的最佳解，訊號就會在最不該壞的地方壞掉。

eCloud 提供 RF/微波 PCB、mmWave 板、高頻高速板（Rogers、Megtron 6/7、TLY、PTFE）及混壓疊構的打樣與量產服務，並支援 back drilling、via-in-pad、copper-filled microvia 等 RF 常用製程。下一個 RF 或 mmWave 專案在啟動階段？歡迎與我們的工程團隊在桃園服務窗口進行面對面的 via 與疊構 DFM 討論，在 layout 完成前就把阻抗、antipad、縫合 via 間距與熱路徑一次校準，把 EMC 與良率風險降到最低。