RD必備知識：RF PCB 設計不再是黑魔法：5G 到毫米波時代的 6 個現代設計策略

RF PCB 設計完整指南

一、RF 已從特殊領域變成標配：5G、Wi-Fi 7、V2X 全都在等你

過去 RF 主要出現在無線基站、雷達與衛星等少數專案裡；現在情況完全反過來——幾乎每個新專案都會碰到某種形式的 RF。5G FR1（Sub-6 GHz）已是消費裝置標配，FR2（24-40 GHz）在 AR/VR、FWA、企業網路快速滲透；Wi-Fi 7 進到 6 GHz 頻段；車用雷達從 24 GHz 一路走到 77-79 GHz 甚至 4D 雷達；V2X、UWB、衛星直連手機、AI 伺服器的光模組射頻界面，這些都是 RF。

這代表什麼？ 過去可以「把 RF 丟給 RF 工程師處理」的分工模式已經無效。現代硬體工程師必須至少懂得阻抗控制、參考平面、天線饋線、EMI 隔離這些 RF 基礎知識，而不能等到打樣失敗才把 RF 專家找進來救火。

二、為什麼 RF「行為不同」：四分之一波長、駐波與傳輸線效應

RF 的物理定律和低速數位電路一樣，但在高頻時「行為」完全不同。舉一個 Siemens 的實例：RF 工程師常常刻意用四分之一波長的短路線，把訊號在特定距離後接地，形成一個開路效果（stub matching）。但傳統的 EDA 工具會把這個結構判讀成短路錯誤，直接跳出 DRC 警告。

其他常被誤判的 RF 結構還包括：曲線走線、變寬度阻抗轉換、共面波導 (CPW) 的接地縫合孔、蛇形延遲線、四分之一波長匹配線段。這些「反直覺」的結構在 RF 領域是刻意設計的功能元件，不是設計錯誤。

對 R&D 團隊來說，這意味著：選擇能「原生理解 RF」的 EDA 工具（例如 Xpedition Layout、PADS Pro、Allegro RF Option），比繼續在傳統工具裡跟 DRC 對抗更有效率。

三、Analog / Digital / RF 協同設計：不能再「隔牆丟版」

現代 PCB 極少有純數位、純類比或純 RF 的區塊——絕大多數是三種域緊密整合在同一片板上。5G RFIC 旁邊就是 baseband processor，77 GHz 雷達 MMIC 旁邊是 ARM MCU 與 CAN 收發器，AI 加速卡上的光模組是 SerDes+RF driver+光學元件的組合。

Siemens 提出的「co-design」概念強調三個域必須從一開始就「看見彼此」：

• 數位訊號的切換雜訊會透過共用電源與地平面耦合進 RF 前端
• RF 局部振盪器的諧波會回穿到 ADC 參考電壓
• 類比感測器的高阻抗節點會被隔壁 Ethernet PHY 的邊緣速率打壞

設計實務：Layout 階段就要把三個域的地平面策略、電源分區、隔離牆 (moat)、via stitching 頻率一次談清楚。「先做完數位再丟給 RF 工程師調」的傳統流程，在 5G FR2 與 77 GHz 世代已經走不通。

四、模擬左移：3 次打樣改版變成 5-10 次模擬迭代，總時程反而砍半

過去業界的常識是「RF 板要打三次樣才會收斂」——第一版驗證功能、第二版修阻抗與屏蔽、第三版收斂 EMC。現在的常識完全反過來：打樣改版變成 1-2 次，但 layout 與模擬之間的往返迭代增加到 5-10 次。整體設計時程反而可以砍到原來的一半以下。

模擬涵蓋的維度也大幅擴展：

| 模擬類型 | 檢驗項目 | | :--- | :--- | | 3D 電磁場模擬 (ANSYS HFSS 等) | 阻抗、S 參數、天線增益/方向圖 | | SI/PI 模擬 | 眼圖、串音、電源完整性 | | EMI/EMC 模擬 | 輻射發射、TVS 保護 | | 熱-電-磁多物理場耦合 | 高功率 PA 熱失效、頻漂 | | 共振與駐波分析 | 腔體共振、意外諧振點 |

模擬的核心價值不是「追求完美」，而是讓看不見的設計缺陷變成可視的問題——在銅箔真正下線之前，就把 90% 的風險消化掉。

五、EDA 與模擬工具的閉環整合：手動 clean-up 就是浪費

RF layout 與模擬之間 5-10 次的往返，如果每次都要工程師手動把 layout 幾何轉檔到 HFSS、跑模擬、再手動把結果 mapping 回 layout 修改，那就是純粹的工程時間浪費。現代 EDA 的核心競爭力，是這個閉環的自動化程度。

具體包括：

1. Layout 到 3D solver（HFSS、CST、Keysight PathWave）的直接雙向連結
2. 模擬結果回貼到 layout 的 DRC/DFM 檢查
3. 材料庫（Rogers、Panasonic、Isola、Taconic）的參數化建模
4. 阻抗計算與線寬補償內建在 layout 工具中
5. RF-aware DRC，理解 stub、taper、bend 這些是「功能」而非「錯誤」

Siemens 的統計是這種閉環整合可以把總設計時程砍掉 50% 以上。工具選擇不再是「奢侈品」，而是量產排程的關鍵決策。

六、板材與 DFM：設計時程真正的隱藏成本

模擬的準確性建立在「板材參數是對的」這個前提上。RF PCB 常用的高頻板材涵蓋範圍廣，Dk、Df、CTE、銅箔粗糙度都會影響最終性能：

| 板材類型 | Dk (10 GHz) | Df (10 GHz) | 典型應用 | | :--- | :--- | :--- | :--- | | Rogers RO4350B | 3.48 | 0.0037 | 5G Sub-6、WiFi 6E | | Rogers RO3003 | 3.00 | 0.0010 | 77 GHz 車用雷達 | | Panasonic Megtron 7 | 3.36 | 0.002 | AI 伺服器背板 | | PTFE (Taconic RF-35) | 3.50 | 0.0018 | 衛星、微波 | | LCP | 2.9 | 0.002 | 毫米波天線 |

設計時程真正的隱藏成本，往往在 DFM 對齊沒做好：

• HFSS 用的 Dk 是 10 GHz 的值，但板廠實際供料可能是不同批號、不同 Dk 容差
• 銅箔粗糙度 (Rz) 從 HVLP1 到 HVLP4 對 mmWave 損耗影響非常大，但很多設計端沒指定
• 高頻板材的鑽孔背鑽 (backdrill) 深度公差、樹脂含浸 (resin content) 都會影響阻抗一致性
• PTFE 板的鑽孔、鍍銅、電漿處理製程與傳統 FR-4 完全不同

實務建議：Layout 凍結前就與板廠對齊 Dk/Df 實測值、銅箔選項、疊構容差、背鑽策略。這一步做不好，就算 HFSS 模擬結果再漂亮，實測都會偏掉幾個 dB。

七、給新 RF 工程師的建議：先懂為什麼，再學怎麼做

Siemens 的 Per Viklund 給新進 RF 工程師的建議很直接：「RF 不是黑魔法。每個現象背後都有科學原因。」

建議的學習順序：

1. RF 基本物理：電磁場、共振、駐波、傳輸線效應——不用精通數學推導，但要懂得「行為」
2. 從 layout 反向理解概念：不是背教科書公式，而是看一片實際的 5G 或 77 GHz 板，理解每一段走線、每一個 via、每一塊地平面為什麼這樣設計
3. 參與社群：IEEE MTT、IPC、PCEA、DesignCon、IMS，這些場合聽到的「一手經驗」是課本裡沒有的
4. 持續進修：RF 是一個 3-5 年就會產生新頻段、新材料、新封裝的領域，靜態知識會很快過時

結語：RF PCB 已是每個硬體工程師的必修，DFM 前移是台灣 R&D 的競爭優勢

RF PCB 設計已經從「少數專家的黑魔法」變成「每個硬體工程師的必修」。5G、毫米波、車用雷達、Wi-Fi 7、AI 光模組——這些應用把 RF 推進了幾乎每一片新板子。真正決勝的關鍵不是誰的模擬工具比較好，而是誰能在 layout 階段就同時掌握基本物理、協同設計、模擬閉環與 DFM 對齊。

eCloud 提供從 Rogers、Megtron 7/8/9、PTFE、LCP 到高頻/高速混合疊構的整合打樣服務，累積了 5G Sub-6、毫米波、車用雷達與 AI 高速通訊平台的實戰案例，並支援阻抗控制、背鑽、HVLP 銅箔選型與板材 Dk/Df 實測數據的 DFM 預審。下一個 RF 或毫米波專案在 layout 階段？歡迎與我們的工程團隊聯繫，在阻抗與疊構凍結前就取得材料選型、銅箔粗糙度、背鑽策略的完整 DFM 意見，把模擬與量測的落差提前收斂。