板彎（Bow）與板翹（Twist）現象，業界常形象地稱之為「洋芋片化」，不僅是表面黏著技術（SMT）產線上的拋料元凶，更是導致 BGA 焊接失效、枕頭效應（Head-in-Pillow）及長期可靠性問題的核心根源。本報告將從物理機制、技術痛點、Layout 實戰策略及製造端解決方案四大維度，深度解析板彎板翹的成因與預防。

物理細節：解析 PCB 像「洋芋片」一樣捲起來的主因

要理解 PCB 為何會產生變形，必須先回歸到材料科學的本質。PCB 本質上是一種由銅箔（Copper Foil）、樹脂（Resin）與玻璃纖維（Glass Cloth）組成的非均質複合材料。這三種材料在受熱時的熱學反應存在巨大差異，這種差異正是熱應力產生的物理起點。

熱膨脹係數 (CTE) 的失衡與熱應力

熱膨脹係數（Coefficient of Thermal Expansion, CTE）是衡量材料隨溫度變化而伸縮的關鍵指標。在 PCB 結構中：

• 銅的 CTE 約為 17 ppm/°C。
• 作為基材的 FR-4（環氧樹脂加玻璃纖維），其物理性質隨溫度變動劇烈。在玻璃轉移溫度（Tg）以下，基材的 Z 軸 CTE 通常在 50 到 70 ppm/°C；然而一旦溫度超過 Tg 點，基材會進入橡膠態，Z 軸 CTE 會陡增至 250 到 300 ppm/°C。

雖然 X 軸與 Y 軸的膨脹由於玻璃纖維布的束縛，其 CTE 通常被限制在與銅箔接近的範圍內，但由於各層銅皮分佈的不均勻，導致整塊板子在加熱或冷卻過程中，各區域所承受的張力與壓力完全不對稱。

當 PCB 進入回焊爐（Reflow Oven）的高溫區，若上層銅皮密集而下層銅皮稀疏，上層會因為銅箔的低 CTE 而產生較小的膨脹阻力，而下層基材則會自由膨脹，進而產生向下彎曲的力矩；冷卻時則反之，這種動態的應力變化最終會導致永久性的塑性變形。

殘銅率與疊構對稱性的連鎖反應

殘銅率（Copper Balance）是指每一層銅箔覆蓋面積佔整層面積的百分比。在多層板設計中，如果疊構（Stack-up）不符合對稱原則，例如在中心層兩側使用了厚度不同的芯板（Core）或半固化片（Prepreg），或者兩對稱層的殘銅率差異過大，就會在壓合製程（Lamination）中埋下隱患。

當這些內置應力在後續的鑽孔、蝕刻或烘烤製程中被部分釋放時，板材便會出現肉眼可見的彎曲。下表呈現了典型 FR-4 板材在不同狀態下的物理參數對比：

| 參數項目 | 單位 | 銅箔 (Copper) | FR-4 (Tg 以下) | FR-4 (Tg 以上) | | :--- | :--- | :--- | :--- | :--- | | 熱膨脹係數 (CTE-Z) | ppm/°C | 17 | 50-70 | 250-300 | | 熱膨脹係數 (CTE-XY) | ppm/°C | 17 | 12-16 | 12-16 | | 楊氏模數 (Young‘s Modulus) | GPa | 110-120 | 20-25 | < 5 | | 玻璃轉移溫度 (Tg) | °C | N/A | < Tg 點 | > Tg 點 |

從表中的楊氏模數可以看出，當溫度超過 Tg 點後，基材的剛性急遽下降，這意味著它抵抗應力的能力降至谷底，此時若有殘餘應力存在，板材會極容易發生形變。

技術痛點：板彎如何導致 SMT 貼片失效與 BGA 焊接隱患

在自動化 SMT 生產線上，PCB 的平整度是確保所有元件精確就位的基礎。IPC 標準規定，用於 SMT 貼裝的 PCB 翹曲度應小於或等於 0.75%。然而，在實際生產中，針對高密度 BGA 產品，許多廠商會要求控制在 0.5% 甚至 0.3% 以下。當翹曲度超出規範，一系列的技術痛點隨之而來。

貼片機拋料與吸嘴失效

SMT 貼片機的工作原理是通過真空吸嘴吸取元件，並根據視覺識別系統確定的座標將元件壓入錫膏。如果 PCB 發生板彎，板子表面不再是一個平面，吸嘴在下壓時，有的位置會壓得太深（導致錫膏被擠出造成短路），有的位置則壓得不夠（元件與錫膏接觸不良）。

拋料現象（Component Throwing）往往發生在此時。當貼片機識別到元件在真空吸嘴上的姿態不正，或者吸嘴在下壓至預設高度時未感應到應有的阻力，系統會判斷吸料失敗或貼裝異常，進而將昂貴的晶片拋入廢料盒。對於 0201 或 01005 等極小尺寸元件，細微的 PCB 起伏（如 0.1mm 的高度差）就足以干擾貼片精準度，大幅提高生產成本。

BGA 焊接的「空焊」與「短路」矛盾體

BGA 零件由於其焊點隱蔽在元件底部，對板材平整度的要求最為嚴苛。板彎會引發兩種極端現象同時出現在同一顆 BGA 上。

1. 枕頭效應 (Head-in-Pillow, HiP)： 當 PCB 在回焊爐中受熱上翹（微笑曲線），BGA 的邊角位置會與 PCB 焊墊分離。此時，PCB 上的錫膏與 BGA 的錫球各自熔融，但因為沒接觸，兩者表面的助焊劑逐漸揮發並產生氧化層。當冷卻過程中 PCB 恢復平整時，錫球雖然壓回了錫膏上，但兩者已無法熔合，僅僅是靠在一起，形成毫無強度的「虛焊」。
2. 錫橋短路 (Solder Bridging)： 與板彎頂部相反，在板材凹陷的位置，BGA 錫球會受到過度擠壓，導致錫膏向外擴散，最終與相鄰的焊點接觸形成短路。

這種「一端空焊、另一端短路」的現象在大型電路板（如伺服器主機板）上尤為常見。此外，V-Cut 溝槽的深淺也會顯著影響區域結構應力，過深的 V-Cut 會導致板材在回焊爐軌道夾持下從溝槽處折彎，進一步加劇變形。

實戰建議：Layout 工程師的「無效銅皮 (Thieving)」平衡術

要徹底解決板彎問題，單靠製程端（Process）的調整往往是治標不治本。Layout 工程師在設計階段對銅皮分佈的優化，才是預防變形的黃金法則。其核心目標在於：實現全板各區域、各層之間的「熱質量平衡」與「結構剛性對稱」。

殘銅率的監控與平衡

設計者應利用電子設計自動化（EDA）軟體的內建功能，精確計算每一層的殘銅率。通常建議以 PCB 疊構的中心層（如六層板的第 3、4 層之間）為對稱軸，確保對應層（如 L1 與 L6、L2 與 L5）的殘銅率差異控制在 10% 以內。

當某一層的訊號線非常稀疏時，殘銅率可能低於 20%，這時就必須添加「無效銅皮（Thieving Copper）」來提升該區域的銅含量。補銅不僅能減少電鍍時的電流密度差異（避免走線粗細不均），還能增加板材的熱容，減少受熱時的局部溫差。

軟體自動鋪設 Thieving 的實作細節

以 Cadence Allegro 或 Altium Designer 為例，Layout 工程師可以設定自動補銅規則：

• 形狀選擇： 為了避免大面積實心銅皮在受熱時產生氣泡（Blistering），Thieving 通常採用網格狀（Crosshatch）或點陣狀（Circle/Square Dots）。圓形點陣是目前主流的選擇，因為其邊角應力分佈最均勻。
• 參數設定： 典型的 Thieving 尺寸（Size）約為 0.5mm 至 1.0mm，中心間距（Spacing）設定為 1.2mm 至 1.5mm。補銅應與現有的電路物件（Trace, Pad, Via）保持足夠的安全距離（Clearance），以避免干擾訊號。
• 連接屬性： Thieving 一般建議連接至最近的地平面（GND），這有助於降低板材的電磁干擾（EMI）。若設置為「孤立銅（Island）」，則必須確保其面積不會過大而產生天線效應。

剛性增強設計：板邊與拼板策略

除了層間平衡，PCB 的整體剛性（Stiffness）也與變形量息息相關。根據剛性公式（與楊氏模數 × 慣性矩成正比），增加橫截面積或彈性模數均能提升抵抗應力的能力。在實務上，增加板厚（從 1.0mm 提升至 1.6mm）是最有效的手段，但若受限於產品體積，則可透過以下方式補強：

• 板邊補銅： 許多設計者會忽略板邊（Board Edge）的處理。在板邊 2mm 至 5mm 的範圍內鋪設連續的銅皮或格子銅，能顯著提升板材在回焊爐鏈條撐持下的抗下垂能力。
• 減少拼板空隙： 拼板（Panelization）時，過大的工藝邊或過多的挖空區域會削弱結構。應儘量減少無效的板邊開口，並在連板處使用強健的連接塊（Break-away Tab）。
• V-Cut 優化： 避免在元件密集的區域（特別是 BGA 下方）垂直穿過 V-Cut 溝槽。若板厚小於 1.2mm，建議棄用 V-Cut，改用 Router（跳刀/銑切）分板，以維持邊緣的物理完整性。

解決方案：逸雲科技的壓合控管與整平工藝標準

製造端（Fabrication）是控制板彎的最後一道防線。作為專業的 PCB 製造商，逸雲科技針對高精密電路板開發了一套基於應力釋放的製造流程，並嚴格遵循 IPC-6012 等國際標準。

冷壓控制與溫度梯度管理

PCB 壓合（Lamination）是一個將半固化片（PP）從樹脂流動到固化的複雜化學過程。逸雲科技採用的「冷壓控制」技術，強調在熱壓循環結束後，不直接降壓取出，而是進入專門的冷壓機，在保持壓力的情況下以精確的斜率（例如每分鐘 1.5 至 2°C）降溫。這種方式能讓樹脂分子在越過 Tg 點回到玻璃態時，均勻地重新排列，避免將巨大的熱應力「鎖」在多層結構內部。

烘烤整平與出貨前的應力消除

對於厚度較薄（2.0mm 以下）或層數較多的複雜板材，逸雲科技在出貨前會進行標準化的「烘烤整平」程序。將 PCB 放置在具有重壓治具的烘箱中，在略高於材料 Tg 點的溫度下烘烤 4 到 6 小時，強制釋放製程中（如鑽孔、蝕刻、電鍍）累積的機械應力。

根據 IPC-TM-650 2.4.22B 量測規範，逸雲科技對不同等級產品的翹曲度管控如下表所示：

| 產品類型 | 板厚範疇 (mm) | 逸雲科技標準 (翹曲度 %) | IPC-6012 基準 (%) | 備註 | | :--- | :--- | :--- | :--- | :--- | | 一般通訊板 | 1.6 | ≤ 0.50% | ≤ 0.75% | 適用標準 SMT | | 薄型穿戴設備 | 0.8 | ≤ 0.40% | ≤ 0.75% | 高難度控管 | | 高速伺服器板 | 2.4 | ≤ 0.30% | 不適用 (客戶自訂) | 針對大尺寸 BGA | | 單雙面板 | 1.6 | ≤ 1.0% | ≤ 1.0% | 僅插裝元件 |

翹曲度的精確量測與監控

為了確保每一片出廠的 PCB 都符合 RD 的設計預期，逸雲科技採用自動光學量測（AOM）系統來檢測翹曲度。量測時，將板材置於精密大理石平台上，利用雷射測距儀掃描全板高度差。

計算公式遵循業界標準：

翹曲度 (%) = (H ÷ L) × 100%

其中 H 為板材最高點與最低點的高度差， L 為板材長邊或對角線長度。對於對角線長度為 300mm 的拼板，0.5% 的翹曲度意味著高度差不得超過 1.5mm。這種嚴苛的量測標準，是確保後端 SMT 貼片零不良的關鍵保障。

跨領域深度洞察：機械應力與電氣性能的權衡

對於機電系的學生與資深 RD 而言，理解板彎防治不僅僅是關於「平整」，更是一場機械力學與電子工程之間的賽局。在實際設計中，應力消除措施有時會與電氣規格產生衝突。

補銅對高速訊號阻抗的衝擊

這是許多佈線工程師容易忽略的細節：當我們在訊號層（Signal Layer）為了平衡銅皮而大面積添加 Thieving 時，這些補銅會改變傳輸線的邊緣場分佈，導致特性阻抗（Characteristic Impedance）下降。

對於 50 歐姆的單端線，若補銅距離訊號線小於 2 倍線寬（< 2W），阻抗可能偏移 2 到 3 歐姆，這在高速數位訊號中會引發反射（Reflection）與訊號完整性（SI）問題。

深度建議： 在進行 Thieving 設計時，應在 EDA 軟體中將高速差分對區域設定為「Keep-out」，確保補銅與敏感訊號線保持至少 5 倍線寬的距離（5W），既能維持機械平衡，又不損傷電氣品質。

高 Tg 材與 CTE 匹配的未來趨勢

隨著 AI 運算晶片功率不斷攀升，PCB 工作溫度也隨之提高。選用 Tg 點高於 170°C 的板材（如 IT-180A, S1000-2）已成為標準。然而，未來的技術趨勢正朝向「CTE 匹配基材」發展，即研發與矽晶片（CTE ≈ 2.6 ppm/°C）或陶瓷封裝更接近的低 CTE 基材（Low CTE CCL），從材料源頭消除因冷熱循環產生的結構應力。

結論

板彎板翹雖然是 PCB 產業的百年難題，但在現代模擬技術與精準工藝的輔助下，已不再是無法攻克的難關。從研發角度看，板彎的預防始於 Layout 階段的殘銅率平衡，精妙地鋪設「無效銅皮（Thieving）」能為 PCB 注入穩定的結構基因。而在製造端，選擇如逸雲科技般具備深厚製程功力、嚴格執行 IPC-6012 標準與冷壓控管的夥伴，則是確保設計轉化為高品質實物的關鍵。

對每一位身處一線的台灣 RD 與機電工程師而言，掌握這套從物理底層到實戰 Layout、再到製造驗證的 DFM 知識體系，不僅是為了提升產線良率，更是為了在這個「失之毫釐、謬以千里」的高速電子時代，打造出真正堅固且平整的電子心臟。