RD必備知識：從 HDI1 到 ELIC 任意階，一次搞懂 HDI 疊構的階數、成本與交期

HDI 疊構完整指南：從 VFBGA 扇出到 ELIC 的階數選擇

一、為什麼一定要用 HDI？從 VFBGA 扇出的物理極限說起

HDI 存在的根本理由，是機械鑽孔「放不進去」。

VFBGA 這類晶片的焊墊間距非常細，以 0.4mm pitch 為例：如果打一個 0.3mm 的機械貫孔，加上兩側孔環後外徑約 0.5mm，而錫球間距只有 0.4mm，0.5mm ＞ 0.4mm，孔根本塞不下，相鄰孔會互相干涉，甚至短路。

換成雷射微盲孔就完全不同：0.1mm 的雷射孔加上孔環後外徑約 0.22mm，可以直接打在晶片 0.25mm 的焊墊上，孔與孔之間還留有 0.4mm 的間距（等於錫球 pitch），完全不干涉。

這裡有一條實用的判斷線：如果是 0.65mm ball pitch 的 BGA，球與球之間放得下 0.3/0.5mm 的機械孔，就不必動用 HDI；一旦 pitch 細到 0.4mm 等級，扇出就非得靠雷射微盲孔，也就非 HDI 不可。

二、動手看疊構前，先搞懂兩組觀念

看懂 HDI 疊構圖之前，得先分清「孔的種類」和「孔的疊法」。

第一組是孔的貫穿深度：

• 盲孔（Blind Via）：一端露在板面、另一端終止在板內，只連通表層與相鄰內層
• 埋孔（Buried Via）：完全藏在內層之間，表面看不到
• 通孔（Through Via）：機械孔打穿整片板

以一片 8 層 HDI2 為例，Via 1–3 是盲孔、Via 3–6 是埋孔、Via 1–8 就是通孔。

第二組是相鄰微盲孔的疊法──疊孔與錯孔：

| 比較 | 疊孔 Stacked | 錯孔 Staggered | | :--- | :--- | :--- | | 上下位置 | 同心垂直對齊，形成一根銅柱 | 橫向錯開，不重疊 | | 製程 | 下層須先填銅、研磨平整才能疊上層 | 下層只做孔壁電鍍即可 | | 難度與成本 | 高（多次填銅電鍍） | 低 | | 訊號與走線 | 路徑最短，SI／PI 較佳 | 需借 L2 一段內層走線連通 |

實務上 HDI 的雷射孔多半採疊孔，因為它省空間、走線短，對訊號品質與電源完整性都比較有利。

三、HDI1／HDI2／HDI3：階數到底差在哪？

「階數」指的是單側外層做了幾次積層、幾輪雷射鑽孔。

標準標注寫成 1+N+1、2+N+2、3+N+3，中間的 N 是核心層（core）的內層數，通常靠傳統機械通孔或埋孔互連。三個階數的差別，關鍵在「盲孔能跨幾層、能不能疊」：

| 等級 | 標準疊構 | 單側積層／雷射次數 | 可否疊孔 | 表層可直達 | | :--- | :--- | :--- | :--- | :--- | | HDI1 | 1+N+1（如 6 層 1+4+1） | 1 次 | 否，僅相鄰層盲孔 | L2 | | HDI2 | 2+N+2（如 8 層 2+4+2） | 2 次 | 可疊孔／錯孔 | L3 | | HDI3 | 3+N+3（如 10 層 3+4+3） | 3 次 | 可連續三層階梯盲孔 | L4 |

一階 HDI1 最單純，盲孔只能連相鄰層，做不到跨層（L1 直達 L3），也不允許疊孔；到了 HDI2，表層可以直接跳到第三層、支援疊孔與錯孔；HDI3 則能做 L1→L2→L3→L4 的連續階梯盲孔，表層一路直達第四層。每多一階，就多一輪獨立積層與雷射製程，成本與交期也隨之往上跳。

四、ELIC 任意層互連：HDI 的頂點

ELIC（Every Layer Interconnect） 是 HDI 的頂級高階製程，任意相鄰兩層之間都能打雷射微盲孔。

傳統二階、三階 HDI 中間卡著一塊實心核心層，core 內部只能用機械埋孔，雷射孔跨不過去；ELIC 則沒有「厚」核心層（注意──是沒有厚 core，不是完全無 core），整板由薄積層一層層疊起來，任意層之間都能互連，走線與跨層路徑都做到最短。也因為不受外層積層次數限制、每層都能自由堆疊微盲孔，ELIC 的佈線自由度遠高於固定 3+N+3 的 HDI3。至於 10 層任意階要做 Via 1–10 這種跨全板的連通，實務上仍以雷射疊孔完成──即使機械孔更便宜，一般也不會為此額外引入機械孔製程。

五、板厚的隱形天花板：1.6mm 為什麼做不了 ELIC？

想做 ELIC，第一個要檢查的不是層數，而是板厚。

ELIC 的前提是每一層都能雷射打孔。一旦板子太厚（例如 1.6mm 板厚），中間就會出現一塊過厚的核心層，雷射打不穿，只能改回機械鑽孔。以 10 層板為例，如果 core 過厚無法雷射，最多只能做到 HDI4，中間那段仍得靠機械鑽孔互連──看起來像任意階，實際上因為機械孔的存在，本質仍是 HDI4。

這也順帶釐清一個常見誤解：有盲孔、埋孔的板子不一定就是 HDI，關鍵要看盲孔用的是雷射微盲孔還是機械鑽孔；若是機械孔，那還是一片普通多層板。

六、成本與交期：把階數「選對」比「選高」更重要

階數不是越高越好，而是剛好夠用最省。

以量產經驗值抓個大概：HDI3 通常比 HDI2 貴 30% 以上，ELIC 跟 HDI2 相比更是翻倍不止；交期沒有絕對值，但經驗上可以這樣抓：

| 疊構等級 | 相對成本 | 經驗交期 | | :--- | :--- | :--- | | HDI2（2+N+2） | 基準 | 約 15 天 | | HDI3（3+N+3） | 貴 30% 以上 | 約 25 天 | | ELIC 任意階 | 貴一倍以上 | 約 35 天 |

最近這一波 AI 浪潮，不只把記憶體價格往上推，連 PCB 都跟著大漲，疊構選擇的成本敏感度比以往更高。實務上最常見的浪費，就是把明明 1+N+1 夠用的設計硬畫成 2+N+2、或在不需要的地方堆滿疊孔──多付的錢，往往換不到對應的效能。

結語：HDI 不是越高階越好，而是越剛好越好

從 VFBGA 扇出的物理限制，到疊孔、錯孔、盲埋通孔，再到 HDI1 一路往上到 ELIC，HDI 疊構的每一階背後，都是一次積層與雷射製程的疊加，也是一次成本與交期的跳升。真正的工程功力，不在於把板子畫得多高階，而在於用剛好夠用的疊構，把成本與良率風險壓到最低。

eCloud 提供從原型到複雜 HDI／ELIC 打樣的整合服務，累積了高速網通、矽光子、邊緣 AI 與 RF 高頻應用的豐富經驗。下一個 HDI 專案正在規劃疊構嗎？歡迎在 layout 階段就與我們的工程團隊聯繫，及早取得 DFM 預審意見，把階數選對、把成本與良率風險一起壓到最低。