PCB（印刷電路板）的特性阻抗和插入損耗是影響高速數位電路訊號完整性的兩個關鍵因素。特性阻抗是交流電訊號在傳輸線上傳播時，受到等效電阻、電容、電感、電抗的相互作用的綜合統稱，通常要求控制在一定範圍內（如 50 歐姆單端或 100 歐姆差分）；插入損耗則表示交流電訊號在傳輸過程中功率的衰減，以分貝（dB）為單位。

設計中需考慮介質厚度、線寬、銅厚、介電常數及阻焊層等因素以確保阻抗匹配；生產和品質管控則涉及嚴格的原材料檢驗、高精度製程控制以及多重電氣測試，以確保成品符合設計預期和可靠性要求。

PCB阻抗與插損的核心概念

特性阻抗

特性阻抗是訊號在 PCB 傳輸線中傳播時每一點所遇到的等效電阻，它並非簡單的直流電阻，而是由傳輸線的交流電訊號的分布參數（寄生電阻、寄生電容、寄生電感）共同決定的綜合參數。其標準公式為：

其中：

• ( Z_0 ) 是特性阻抗
• ( R ) 是單位長度電阻
• ( L ) 是單位長度電感
• ( G ) 是單位長度電導
• ( C ) 是單位長度電容
• ( \omega ) 是角頻率

在高速 PCB 設計中，阻抗匹配非常關鍵。如果阻抗不匹配（即偏離目標值，如 50 歐姆單端或 100 歐姆差分），就會引發訊號反射，導致訊號失真、過衝（Overshoot）、下衝（Undershoot）或時序問題，嚴重時會導致系統無法正常運作。

插入損耗 (Insertion Loss)

插入損耗是指訊號從傳輸線一端輸入，到另一端輸出時的功率衰減，通常以分貝（dB）表示，計算公式為：

插入損耗主要由以下幾部分構成：

• 導體損耗： 由於銅箔的電阻特性導致的能量損失，會隨頻率升高而加劇。
• 介質損耗： PCB 基板材料在交變電場中因分子極化而產生的能量消耗。
• 輻射損耗： 部分能量以電磁波的形式輻射出去造成的損失。
• 反射損耗： 由於阻抗不連續導致訊號反射回源端造成的有效訊號能量減少。

尤其在如 PCIe 5.0/6.0 等高速標準中（訊號頻率可達 32GT/s 甚至 64GT/s），插入損耗會呈指數級上升，可能需 +6dB 的均衡增益才能恢復有效訊號。

阻抗設計的關鍵考量因素

在 PCB 設計階段進行阻抗控制時，以下幾個因素至關重要：

| 因素 | 影響規律 | 說明與常見值 | |------|----------|--------------| | 介質厚度 (H) | 增加厚度 → 提高阻抗 (正比關係) | 多層板取決於 PP 片（半固化片）及芯板厚度。需嚴格控制壓合製程。 | | 線寬 (W) | 增加線寬 → 減小阻抗 (反比關係) | 線寬公差通常需控制在 ±10% 以內。蝕刻工序需考慮側蝕並進行補償。 | | 銅厚 (T) | 增加銅厚 → 減小阻抗 (反比關係) | 與選用的基材銅箔及電鍍過程有關。要求銅厚均勻，避免因電鍍不均影響阻抗。 | | 介電常數 (Er) | 增加 Er → 減小阻抗 (反比關係) | FR-4 板材約為 3.9 到 4.5，高頻板材（如聚四氟乙烯）可低至 2.2 到 3.9。 | | 防焊層厚度 (C) | 增加阻焊厚度 → 減小阻抗 | 印刷一遍阻焊約使單端阻抗降 3–5Ω，差分阻抗降 8–10Ω。 |

除了上述因素，設計中還需注意：

• 參考平面： 完整且連續的參考地平面或電源平面（需去耦）對提供穩定的阻抗參考至關重要。
• 疊層設計與對稱性： 良好的疊層結構有助於控制阻抗、減少干擾並提高產品可靠性。應盡量遵循對稱疊層的原則，以避免板翹。
• 差分線間距： 差分對的線間距會影響差分阻抗和共模阻抗。通常建議差分間距不大於 2 倍線寬。
• 使用專業工具計算： 利用阻抗計算工具（如 SI9000、Polar Si8000、或 DFM 內建工具）進行精確計算和疊層設計是必不可少的步驟。

生產與品質管控要點

PCB 的阻抗控制不僅是設計出來的，更是製造出來的。因此，需要一套全面的品質管理體系來保障。

全流程品管體系

優質的 PCB 製造商通常會在生產的各個環節進行嚴格管控：

1. 來料檢驗

• 基材： 選用聯茂、台耀、台光、生益、德聯、建滔、華正、南亞等知名品牌的 FR-4 基材，核查介電常數、損耗因子 (Df) 等關鍵參數。
• 銅箔： 檢測銅箔厚度和純度。
• 油墨： 採用太陽等品牌的無鹵油墨等。
• 對每批次原材料進行專業設備檢測（如銅厚測試儀），不合格原料退回。

2. 生產過程控制

• 蝕刻： 精準控制線寬。透過光繪補償抵銷側蝕影響，確保線寬在公差範圍內。
• 層壓： 控制溫度（精度 ±1℃）和壓力（誤差 ≤±0.1MPa），確保介質厚度穩定。
• 鑽孔： 使用高精度數控鑽床（如 6 軸鑽孔機，最小孔徑誤差 ±0.05mm），保證孔位精度和孔壁品質。
• 電鍍： 精確控制電鍍液成分、溫度和電流密度，保證孔銅和面銅厚度均勻達標。
• 阻焊： 控制印刷次數和厚度，以管理對外層阻抗的影響。

3. 成品檢測與測試

• 電氣測試： 飛針測試或 bed of nails 測試儀進行 100% 的通斷測試（開短路測試）。
• 自動光學檢測： AOI 自動光學檢測，快速識別線路圖形缺陷、缺口、凸刺等。
• 阻抗與插損測試：
  • 向量網路分析儀： 高精度測量 S 參數（如 S21 插損、S11 回波損耗），是頻域測試的黃金標準。Delta-L 方法（Intel 開發）透過測量兩條不同長度走線的 S 參數來抵銷夾具影響和多重反射，精確獲取單位長度插損，成為量產主流。
  • 時域反射計 (TDR)： TDR 用於定位阻抗不連續點和測量時域阻抗。
• 其他檢測： X-Ray 檢測檢查內層缺陷、孔對齊度和焊點品質；可靠性測試（如高溫高濕、冷熱衝擊）用於汽車電子、醫療等高標準產品。

品質管理與文化

• 人員培訓： 定期對生產和技術團隊進行培訓，提升其對工藝規範和品質要求的理解，使每位員工都成為品質的踐行者。
• 認證與標準： 透過 ISO9001、IATF16949（汽車）、ISO13485（醫療） 等體系認證，確保流程符合國際標準。

給工程師的實用建議

1. 前期溝通： 在投板前，務必與 PCB 前端的工程師進行溝通。優先根據工廠內部實際的製程能力和材料庫存，對客戶的疊層結構和阻抗控制方案提供回饋和建議，確保設計的可製造性。

2. 利用阻抗計算工具： 使用專業工具（如 SI9000、Polar Si8000、或 DFM 內建工具）進行精確計算和疊層設計是必不可少的步驟。這些工具能幫您根據常用材料模擬疊層和計算阻抗，提前發現潛在問題。

3. 包含測試結構： 在 PCB 板邊或空白區域設計阻抗測試條（Test Coupon）。測試條應包含各種阻抗線（單端 50Ω，差分 100Ω 等）和用於 TDR/VNA 測試的焊盤。這允許板廠在最終測試中無需破壞整板即可驗證阻抗，也方便您日後抽檢。

4. 理解並指定公差： 明確理解並告知板廠您所能接受的阻抗公差（通常是 ±10%）。對於極其苛刻的應用，可能需要討論更緊的公差（如 ±7%），但這可能會影響成本和良率。

5. 關注材料選擇： 對於高速、高頻專案（如射頻或大於 10Gbps 的數位訊號），不要只看重成本，應優先選擇低損耗（Low-Loss）或超低損耗（Very Low-Loss） 的板材（如 Df ≤ 0.002 @ 10GHz）。這能顯著降低插損，減少訊號完整性問題的調試難度。

總結

PCB 的阻抗和插損控制是一個貫穿設計、製造和測試的全過程系統工作。成功的關鍵在於設計階段的精準計算和模擬，製造階段對材料、工藝的嚴格管控，以及驗證階段採用 VNA、TDR 等專業儀器進行精密測量。

希望以上資訊能幫助您更好地理解和管控 PCB 的阻抗與插損。如果您有更多具體問題，我很樂意提供更進一步的討論。

特別說明

以上的探討僅供參考，起到拋磚引玉的作用！每個工廠的藥水、工藝、設備、產品結構等等，多種因素都有差異性，千萬不能生搬硬套，萬萬不能將經驗直接拿來使用，一切有效的改善措施，都來源於試驗數據！作為工程技術人員的職業素養之一，一定是「拿數據說話」。