當我們在談論高速 PCB 的電氣效能時，介電常數（Dk）、散失因數（Df）、特性阻抗（Z0） 以及 插入損耗（Insertion Loss, IL） 是四個絕對無法迴避的關鍵詞。它們相互關聯，共同決定了訊號在電路板上的傳輸品質。今天，就讓我們來徹底解密這「四大天王」！
一、 四大指標的定義與物理意義
1. 介電常數 (Dk / εr)：訊號的「減速丘」
介電常數是衡量材料在電場作用下儲存電能能力的物理量。簡單來說，它反映了訊號在介質中傳播時，受到的「阻礙」程度。它是一個無單位的相對值。
- 數值意義： 常見的 FR-4 板材 Dk 約在 4.2 ~ 4.8 之間，而高頻板材如鐵氟龍（PTFE）通常在 2.2 ~ 3.0 之間。Dk 值越低且越穩定，訊號傳播速度越快，越有利於高頻傳輸。
2. 散失因數 (Df / tan δ)：能量的「小偷」
散失因數（又稱損耗因子或介質損耗角正切），用來表徵材料在交變電場中，因為極化的滯後效應而導致能量損耗的參數。它表示訊號能量中「漏失」到絕緣板材中的部分與儲存在板材中能量的比值。
- 數值意義： Df 值越小越好。普通 FR-4 的 Df 通常在 0.02 左右，而高頻高速材料（如 Rogers RO4350B）可以低至 0.0037 甚至更低。Df 越小，由材料本身引起的訊號發熱和衰減就越小。
3. 特性阻抗 (Z0)：傳輸線的「身分證」
特性阻抗是訊號在傳輸線上傳播時，所遇到的瞬時電壓與瞬時電流的比值，單位是歐姆（Ω）。它不是單純的直流電阻，而是由分佈電阻（R）、電感（L）、電導（G）和電容（C）共同決定的。在高頻下可近似為 Z0 = √(L/C)。
- 數值意義： 在 PCB 設計中，常見的單端訊號線阻抗控制為 50Ω 或 75Ω，差動訊號（Differential Signal）則為 90Ω 或 100Ω。保持阻抗的連續性（阻抗匹配）是防止訊號反射的絕對關鍵。
4. 插入損耗 (Insertion Loss, IL)：訊號的「過路費」
插損是指訊號經過一段傳輸線後，輸出端功率相對於輸入端功率的衰減程度，單位通常用分貝（dB）表示。其數學定義為 S21 = -10 * log(Po/Pi)。
- 單位迷思（dB/inch vs. dB）：
- 材料語境 (dB/inch)： 為了標準化，材料原廠會將插損歸一化到單位長度（美系常用 dB/inch，亞系常用 dB/cm）。這反映的是「材料本身的損耗特性」。
- 系統語境 (dB)： 當 Layout 工程師計算一條實際走線的總衰減時（例如 10 inch 的走線），算出來的總插損就不帶長度單位了，因為它是這條特定路徑的總衰減值。
二、 四大指標的關聯性：從材料到最終效能
這四個指標並非孤立存在，而是構成了一條完整的因果鏈：
- Dk 決定阻抗，阻抗影響匹配： 特性阻抗的值極大程度取決於 Dk。根據微帶線公式 Z0 = [87 / √(εr + 1.41)] × ln[5.98H / (0.8W+T)]，若板材 Dk 波動過大，實際阻抗就會偏離設計值，導致訊號反射與訊號完整性（SI）惡化。
- Df 和 Dk 共同決定介質損耗： 介質損耗公式為 αd ∝ f × tan δ × √εr。頻率越高，Df 和 Dk 對插損的影響越顯著。
- 阻抗精度直接影響插損測試： 使用網路分析儀（VNA）測插損前，必須確保阻抗有匹配。若阻抗失配，測得的「損耗」將包含大量因反射造成的能量損失，讓你誤以為是板材的 Df 太差。
- 隱藏大魔王——銅箔粗糙度： 為了滿足高頻低損，板材的 Dk/Df 已做到極致。但因為「集膚效應（Skin Effect）」，高頻電流會沿著粗糙的銅箔表面行進。若銅面太粗糙，傳輸路徑變長，導體損耗會急遽增加。因此，高速板務必搭配低粗糙度銅箔（如 RTF、VLP 銅箔）。
三、 常見迷思破解：線寬與間距如何影響阻抗與插損？
很多工程師常把「阻抗規律」跟「插損規律」混為一談，這裡我們一次講清楚：
1. 關於差動阻抗 (Differential Impedance)
- 線寬 (W) 越大 → 阻抗越小 (✅)： 線寬增加，對地電容（C）增大，根據 Z0 = √(L/C)，阻抗自然變小。
- 間距 (S) 越大 → 阻抗越大 (✅)： 兩線間距拉大，彼此的耦合電容變弱，越來越像獨立的單端線，差動阻抗就會變大。
2. 關於插入損耗 (Insertion Loss)
- 線寬 (W) 越大 → 插損越小 (✅)： 線越寬，導體截面積變大，直流電阻降低，能有效減少導體損耗，插損表現越好。
- 間距 (S) 越大 → 插損不變 (✅)： 間距對單根線自身的損耗影響微乎其微。也就是說，阻抗規律 ≠ 插損規律！ 插損（電阻/能量消耗層面）與間距（電抗/耦合層面）是脫鉤的。
四、 進階探討：插損有分「單端」和「差動」嗎？
這是一個非常精確的工程問題。
- 在物理本質上：插損不分單雙線。差動訊號的插損，本質上就是構成它的那兩根傳輸線各自的損耗之和。能量的損耗終究是發生在「導體」與「介質」上，而不是發生在「模式」上。
- 但在工程測試上：嚴格區分 S21 與 SDD21。
當我們用網路分析儀進行測試時：
- 單端插損 (S21)： 針對單根 50Ω 傳輸線。
- 差動插損 (SDD21)： 針對一對 100Ω 傳輸線，使用差動訊號激勵。
⚠️ 關鍵重點： SDD21（差動插損）在數值上通常比單根線的 S21 大約多出 6dB。這是因為差動線是由兩根線同時傳輸能量（功率翻倍），加上參考阻抗不同所導致的。因此，在看 PCIe 或 USB 等高速介面的 Datasheet 時，請務必認準 SDD21 這個參數，直接拿單根線的 S21 來評估差動對，會嚴重低估系統的實際傳輸能力！
結語
總結來說，在高速 PCB 設計中：
- Dk（介電常數） 是基礎，決定了傳播速度與阻抗計算的起點。
- 阻抗（Z0） 是橋樑，確保訊號能量能順暢傳遞而不發生反射。
- Df（散失因數） 是本質，表徵材料在電場中的內耗程度。
- 插損（IL） 是最終成績單，綜合了介質損耗、導體損耗與阻抗失配，是衡量整個通道訊號完整性（SI）的最終標尺。
搞懂這四大天王，您的 PCB Layout 功力絕對能大幅提升！
