1.1 延續工藝話題

上週我們探討了 V-cut 與 Mouse Bite 在拼板工藝中的應用，解決了機械應力問題。本週我們將視角轉向更微觀的電氣維度——背鑽 (Back Drill)。

隨著 25Gbps、56Gbps PAM4 甚至 112Gbps 高速時代的來臨，PCB 上肉眼難見的過孔殘樁 (Via Stub) 已成為訊號完整性 (SI) 的頭號殺手。本篇將深入剖析背鑽技術的物理機制、工廠製程、Layout 規範，並展示逸雲科技 (eCloud PCB) 如何將殘樁控制在 5 mil 以內 的極致工藝。

2. 核心技術：高速訊號與過孔殘樁 (Stub) 的物理機制

2.1 什麼是 Stub？

在多層板設計中，當訊號從 Top 層換層至內層（如 Layer 3）傳輸時，標準的鍍通孔 (PTH) 會貫穿整個板厚。從 L3 到 Bottom 這一段「沒有連接任何走線、懸空的金屬管」，就是 Via Stub。

2.2 Stub 的電氣危害：寄生電容與諧振

在低速電路中，Stub 影響微乎其微；但在高速電路中，Stub 相當於一個寄生電容與開路傳輸線。

1. 寄生電容效應： 根據經驗法則，FR-4 材料中過孔殘樁的寄生電容密度約為 0.2 pF/100 mil。一個 100 mil 的 Stub 會引入約 0.2 pF 的電容，導致高速訊號路徑上的阻抗驟降，引發反射與信號抖動。

2. 四分之一波長諧振 (Quarter-Wave Resonance)： 這是最致命的效應。當 Stub 長度等於訊號波長的 1/4 時，反射波會與入射波發生相位抵消，導致該頻率點的訊號能量被「吸走」，在插入損耗 (S21) 曲綫上形成深坑。

   諧振頻率公式：

   • 案例：若板材 Dk=4.0，Stub 長度為 100 mil，則諧振頻率約為 14.75 GHz。
   • 影響：對於 25Gbps (基頻 12.5GHz) 訊號，這個諧振坑剛好落在訊號頻寬內，將導致鏈路完全失效。

Via stub within a circuit model. There is parasitic capacitance with and around the via and its stub. These parasitics modify the via’s impedance as some function of frequency.

Stub 長度與支援速率對照表：

| Stub 長度 | 諧振頻率 (約) | 適用最高速率 | 關鍵結論 | | :--- | :--- | :--- | :--- | | 100 mil | 15 GHz | < 5 Gbps | 不適合高速 | | 20 mil | 75 GHz | ~ 25 Gbps | 一般背鑽標準 | | 10 mil | 150 GHz | ~ 56 Gbps | 25Gbps+ 黃金標準 | | 5 mil | > 250 GHz | 112 Gbps+ | 逸雲科技精密工藝 |

3. 製程原理：工廠如何實現「深度受控鑽孔」

「背鑽」是利用比原始通孔稍大的鑽頭，從背面鑽入，精確切斷多餘的 Stub 銅壁。這是一項對深度控制要求極高的工藝。

3.1 關鍵挑戰：深度控制 (Depth Control)

如何確保鑽頭切斷 Stub，卻不傷及上方僅幾 mil 處的有效線路層？

1. 機械死區控制 (傳統)： 依賴鑽機 Z 軸設定固定深度。但由於 PCB 本身存在厚度公差 (約 ±10%) 和翹曲，這種方法誤差較大，通常需預留 10-15 mil 的安全餘量，無法滿足超高速需求。
2. 電氣接觸感應 (逸雲科技採用)： 利用鑽頭與銅層接觸時的微弱電流訊號作為「零點基準」。
   • 原理：鑽頭下鑽 → 感測到接觸內部銅層 → 設為深度 0 → 再下鑽精確設定值 (如 5 mil) → 退刀。
   • 優勢：在不導入高階盲埋孔與多次壓合、且兼顧成本與良率的前提下，電氣接觸感應式背鑽是目前實務上最可行的 <5 mil Stub 控制方式。

3.2 背鑽孔徑設計

背鑽孔徑 ((D_{backdrill})) 必須大於原始通孔 ((D_{via}))，以容許對位誤差。

• IPC 建議：。
• 風險：若背鑽孔徑不夠大，一旦鑽偏，會殘留細長銅絲 (Slivers)，造成隨機短路或天線效應。

4. Layout 規範：設計師的實戰手冊

在 Layout 階段，工程師必須精確定義背鑽規則，避免生產災難。

4.1 疊構定義與參數設定

在 EDA 軟體 (Altium/Allegro) 中，需定義哪些過孔需要背鑽 (例如從 Bottom 鑽到 Layer 3)。

背鑽尺寸計算：

• Oversize 建議值：單邊 4-5 mil (一般工藝)；3-4 mil (精密工藝)。

4.2 禁布區 (Keep-out Zone) 絕對防禦

這是最容易出錯的環節。背鑽孔比原始孔大，周圍的走線必須避讓，否則會被鑽斷。

Keep-out 直徑計算：

實例： 若 Via=10mil，背鑽 Oversize=5mil，安全間距=8mil。 則 Keep-out 直徑 =。

• 注意：此 Keep-out 區域必須應用於背鑽經過的所有層。

4.3 反焊盤 (Anti-pad) 優化

背鑽會移除金屬，導致過孔區域阻抗升高。為了維持 Zo (特徵阻抗) 連續性，需優化 Anti-pad 尺寸，甚至在背鑽層適當縮小 Anti-pad 以補償電容。建議針對 25Gbps+ 訊號進行 3D 模擬 (HFSS) 驗證。

5. 專業度展現：逸雲科技 (eCloud PCB) 的精密工藝

在 PCIe Gen5 (32GT/s) 與 112G PAM4 的設計中，傳統 IPC Class 2 標準 (Stub ~ 10-15 mil) 已捉襟見肘。逸雲科技 專注於高階試產與小批量，提供超越業界標準的解決方案。

5.1 挑戰 5mil 極限

• 業界痛點：一般工廠因設備精度限制，要求設計端預留較大 Stub (安全餘量)，導致高頻訊號衰減。
• 逸雲優勢：引入高階深度感測鑽機與 X-Ray 即時對位系統。
  • Stub 控制能力：標稱 5 mil (0.127 mm)，實測可穩定控制在 2~6 mil。
  • 背鑽對位精度：±1 mil，允許更緊湊的佈線密度。

5.2 為什麼 5mil 很重要？

對於 112Gbps PAM4，訊號頻寬延伸至 56GHz。

• 10 mil Stub：雖然諧振點在 150GHz，但其電容效應足以在 40GHz 處造成回波損耗 (RL) 惡化。
• 5 mil Stub：將寄生電容減半，諧振點推至 300GHz。模擬顯示，這能改善高頻插入損耗 0.3~0.5 dB。在嚴苛的 Link Budget 中，這往往決定了認證測試的 Pass 或 Fail。

5.3 實戰案例

某伺服器客戶在 PCIe Gen5 測試中遇到 BER (誤碼率) 超標問題。分析發現原廠背鑽 Stub 平均 13 mil。切換至逸雲科技 5mil 工藝後，回波損耗改善 3dB，眼圖張開度提升 15%，順利通過認證。

6. 結語

從上週的 V-cut 到本週的 Back Drill，我們見證了 PCB 從機械支撐到電氣性能的演進。

對於高速設計師而言，**「零殘樁」**是終極目標。雖然盲埋孔 (Blind/Buried Via) 技術也能解決問題，但在成本與製程複雜度的權衡下，背鑽仍是未來 5-10 年高階板卡的主流選擇。

關鍵 Takeaways：

1. 物理層：Stub 是高頻殺手，25Gbps+ 必須背鑽。
2. 製程層：指定「電氣接觸感應」控制，是實現 < 5 mil 精度的關鍵。
3. 設計層：嚴格計算 Keep-out Zone，防止誤鑽內層走線。
4. 供應鏈：選擇具備 5mil 背鑽能力 的廠商 (如逸雲科技)，是 112G 產品成功的基石。

希望這份報告能成為您案頭的實用指南。若有更多關於高速製程的疑問，歡迎交流討論！