從先進封裝走向系統協同設計
拆解 TPCA 論壇的整合訊號，掌握出線、疊構與供電的設計決策。
晶片選好了，參考設計也有了，專案看起來可以往下走。
但開始 Layout，問題才一個個浮現：BGA 出線需要重新評估孔型；疊構調整後，阻抗條件也跟著變；電源與去耦元件擠在有限空間裡，製造端又提出必須確認的限制。
每個問題都能解，卻很難只改一個地方。
這正是 PCB 異質整合值得硬體 RD 關注的原因。當更多功能被整合到同一封裝，板級設計仍須處理它與供電、訊號、散熱及製造條件之間的關係。
2025 年 10 月 23 日，TPCA Show 舉辦「半導體與 PCB 異質整合高峰論壇」，由臻鼎總經理簡禎富主持，邀集史欽泰、日月光洪志斌與臻鼎沈慶芳，討論半導體、先進封裝與 PCB 的產業鏈結。
依據中央社現場報導，洪志斌將 PCB 放在整合平台的關鍵位置，並談到封裝與矽光子等技術布局；史欽泰則提醒，產業發展需要重視合作與策略聯盟。
沈慶芳在臻鼎會後說明中，將 PCB 的角色由訊號連接延伸到系統承載，強調電力分配、訊號與散熱必須一起考量。
把這些觀點放回研發流程，我們的判讀是：未來更需要提早協調各環節的限制，讓不同專業共同定義可行的設計。
「半導體與 PCB 的界線模糊」很容易讓人誤以為，系統板也要直接採用晶片或封裝內部的製程尺度。
實際上，晶片、封裝內互連、封裝載板與系統 PCB，仍有不同的功能與製造條件。先進封裝可透過中介層、再佈線層或晶片堆疊整合多顆晶片，但這些結構不能直接等同於主機板上的走線與導通孔。
創意電子的先進封裝技術說明也將封裝內互連與晶片、封裝、PCB 協同設計分別列出。
對板級 RD 而言，應先取得所選封裝的接腳、出線與電氣設計要求，再判斷 PCB 是否需要 HDI、何種孔結構，以及多少佈線資源。
產業趨勢可以指出方向；實際封裝條件，才是板子怎麼做的起點。
假設一個專案已完成主要佈局，才發現最密集的 BGA 區域無法用原定孔型完成出線。
此時調整孔結構，可能連帶影響佈線層配置、介質厚度與製造流程。原先預留的阻抗線寬，也可能需要重新計算。
這是假設情境，但反映出一個實際的設計關係：疊構、出線與製造條件彼此牽動。
Intel 的 PCB 疊構設計文件將 BGA 出線需求、電源平面與元件密度列為疊構規劃的重要因素。
因此，在關鍵佈線展開前，建議先完成三項確認：
若製造建議會改變原設計的材料、介質厚度或孔結構，應回到設計端確認並更新版本，保留明確的製作依據。
電源供應器或穩壓器的額定輸出，是供電評估的起點。
負載電流變化時，PCB 電源分配網路的阻抗與去耦配置，也會影響元件端的電壓。Texas Instruments 的電源設計說明指出，走線寄生效應與去耦電容的連接方式會影響瞬態供電。
這裡的工程啟示是：供電規格與實際佈局，必須一起審查。
例如，去耦元件是否有合理的配置空間？電源與接地連接是否形成過長路徑？為了完成高密度出線，是否壓縮了原本保留的供電資源？
這些問題適合在佈局與疊構仍能調整時處理。待樣品出現不穩定，再逐一回查，通常會增加排查與改版工作。
史欽泰談到的合作與策略聯盟，放到專案現場，需要具體的資料與責任分工。
RD、Layout、材料、製造與組裝團隊可以共同確認：
這份確認清單，是我們根據論壇整合方向提出的實務建議，並非講者逐字結論。
合作越深入，版本、變更與驗證依據就越需要清楚。否則，每一端都可能依照自己的理解完成工作，整合時才發現條件沒有對齊。
PCB 異質整合帶給 RD 的提醒，是提早處理那些會彼此牽動的決策。
選定封裝時，同步評估出線；規劃疊構時，同步確認供電與製造條件；安排樣品時，同步定義驗證項目。
對 RD 而言，這能讓後續修改更有依據，也讓打樣更接近一次有目標的工程驗證。
若你的新專案涉及高密度出線、材料替代或阻抗疊構調整，可在 PCB 打樣前提供 Gerber、疊構與製作要求，與 eCloud 共同確認需要釐清的工程條件，再安排後續製作。
