2026年5月31日
在 AI 算力全面爆發的時代,高速伺服器對訊號完整性(SI)的要求極高。高速 PCB 的訊號傳輸損耗主要分為介質損耗(與材料的介電常數 Dk、損耗因子 Df 相關)與導體損耗(由高頻集膚效應與銅箔表面粗糙度引起)。 要降低損耗,除了嚴選低損耗材料與精進線路製程外,控深鑽孔技術(俗稱背鑽)更是關鍵。背鑽能有效移除多餘的通孔殘樁(Stub),消除訊號反射與散射,最大程度降低訊號失真,確保高速傳輸的穩定性。 本文以 22層伺服器主機板 為例,深入探討其量產製程的痛點與可行解決方案。

本案開發的 22 層伺服器主機板,成品板厚 2.95mm ± 10%,內層包含 1/1oz 及 2/2oz 核心板,設計線寬 3.5 mil,縱橫比達 14.75:1,並採樹脂塞孔後電鍍蓋孔(POFV)製程。
試產異常:傳統流程製作後,插入損耗(Loss)明顯超標,且孔銅厚度偏厚,無法滿足嚴格的 SI 標準。

製程團隊建立四因子、兩水準的全因子 DOE 實驗,重點排查:線寬補償量、膠片(PP)含膠量、排版旋轉角度、棕化微蝕藥水。
透過量測 85 歐姆傳輸線在各高頻頻率下的損耗值,找出最佳工藝參數(方案 11):
| 實驗條件組合(最佳化條件) | 4GHz 內層損耗實測值 | 規格上限值 | 綜合判定 | | :--- | :--- | :--- | :--- | | 線寬多補 0.2mil + 75%高含膠PP + 超低粗化藥水 + 排版傾斜 7 度 | 0.286 dB/inch | 0.350 dB/inch | 顯著達標且損耗最低 |
常規製程因需歷經板電、Capping 電鍍、圖電共三次電鍍,導致背鑽孔的孔銅偏厚、孔徑偏小。團隊將常規製程重組優化:
原流程(傳統):
開料 → 內層 → 壓合 → 雷射盲孔 → 鑽孔1(通孔+控深一次鑽完) → 板電 → 圖電1 → 樹脂塞孔 → 減銅研磨 → Capping 電鍍 → 外層 → 圖電2 → 背鑽 → 蝕刻。
新流程(翻轉優化):
開料 → 內層 → 壓合 → 雷射盲孔 → 鑽孔1(僅鑽需塞孔過孔) → 板電1 → 圖電1 → 樹脂塞孔 → 研磨減銅 → 鑽孔3(鑽其餘非塞孔之通孔) → 板電2 → 外層 → 圖電2 → 最終背鑽 → 蝕刻。
改善效益:將鑽孔拆分為雙階段作業。先處理塞孔與 Capping 電鍍,第二階段再鑽常規訊號通孔。成功避免所有背鑽孔重複經歷 3 次鍍銅,徹底解決孔銅超標與背鑽孔徑縮小的痛點。
開料與內層:裁板後進行 190℃ * 4小時 強制烘烤釋放應力。內層採用高精度 LDI 曝光,線寬/線距 3.5 / 4.0 mil,阻抗線寬公差嚴控在 ±8% 內。AOI 檢查開啟超細線功能,嚴禁補線。
高階壓合:採用 7 顆對位銷孔嚴密監控層偏。選用低粗糙度棕化線,壓合採用專用高階壓合曲線,真空抽取時間延長 5 分鐘,確保樹脂填充 100% 飽滿,介層厚度公差控制在 ±10% 內。
第一階段鑽孔與電鍍:鑽孔一僅鑽需樹脂塞孔的孔位,孔徑 < 0.5mm 鑽嘴設定 500 擊強制汰換(CPK > 1.33)。Plasma 除膠渣後投入脈衝電鍍線,確保初始孔銅達 0.9 ~ 1.0 mil。
樹脂塞孔與研磨減銅:使用日本山榮 10HF 樹脂進行正反雙面塞孔,飽滿度達 100%。經研磨使面銅保持在 1.2 ~ 1.5 mil,隨後透過微蝕專線將基體面銅均勻減至 0.9±0.1 mil。
第二階段鑽孔與最終圖電:使用 CCD 鑽機鑽出剩餘常規通孔(孔位公差 ±0.05mm)。進行第二次全板與圖形電鍍,成品最終要求:面銅 Min 1.9 mil,孔銅 Min 0.8 mil,塞孔頂部 Capping 電鍍凹陷度 < 25µm。
後製程控制:執行最終背鑽(Stub 嚴控在 7±5 mil),並採 2.5 kg/cm² 高壓水洗。化學鎳金(ENIG)要求金厚 2 ~ 10 u" / 鎳厚 Min 118 u",嚴控鎳腐蝕 < 20%,避免黑墊缺陷。
本專案透過一體化製程優化,各項 SI 性能指標皆完美達標:
阻抗控制:內層 85Ω 與 100Ω 傳輸線,實測值落在 83.8 ~ 102.5Ω,全數合格。
插入損耗(Delta-L 測試法,10-inch 傳輸線):
| 測試頻率 (GHz) | 內層損耗實測值 (dB/inch) | 外層損耗實測值 (dB/inch) | 業界基準上限 (dB/inch) | SI 綜合判定 | | :--- | :--- | :--- | :--- | :--- | | 4.0 GHz | 0.286 | 0.312 | 0.350 | 優良 (Passed) | | 8.0 GHz | 0.495 | 0.534 | 0.600 | 優良 (Passed) | | 12.89 GHz | 0.721 | 0.785 | 0.850 | 優良 (Passed) | | 16.0 GHz | 0.884 | 0.942 | 1.050 | 優良 (Passed) |
高層數(>10L)試產板的首發綜合良率達到 85% 以上:
膠片疊構優化:高速訊號層優先選用高含膠量(RC 75%)的膠片,能使高頻傳輸損耗額外降低 1% ~ 3%。
指定低粗糙度化學製程:全面導入超低粗糙度棕化藥水,取代傳統黑/棕化,可直接優化 3% ~ 7% 的插入損耗。
Layout 旋轉佈線 7 度:線路排版方向與玻璃纖維束方向設定旋轉 7 度夾角(抗玻纖效應),能比傳統 3 度排版再降低 2% ~ 3% 的高頻損耗。
導入雙階段製程流程:針對 POFV 及高頻背鑽要求的深孔厚板,將鑽孔解耦為「雙階段鑽孔與電鍍」,是兼顧面銅平整度與高 SI 通過率的最佳製造路徑。