【PCB時事焦點】先進封裝新戰局：CoWoP 能否撼動 CoWoS 霸主地位？

CoWoP 究竟是曇花一現的話題炒作，還是足以改寫半導體與 PCB 版圖的顛覆性力量？本文將帶您深入解析這場先進封裝的新戰局。

一、什麼是 CoWoS？AI 運算的基石

在討論挑戰者之前，我們必須先理解目前的霸主——CoWoS。

CoWoS 全名為 Chip-on-Wafer-on-Substrate，是台積電推出的 2.5D 先進封裝技術。之所以被稱為「先進封裝」，是因為它突破了傳統封裝將晶片單獨放置在電路板上的限制。

CoWoS 的核心結構可以想像成一個「三層夾心」：

1. 頂層（Chip）： 將負責運算的邏輯晶片（如 GPU）與高頻寬記憶體（HBM）並排堆疊在一起。
2. 中層（Wafer / Interposer）： 這是關鍵所在。透過一層 「矽中介層」（Silicon Interposer），利用極高密度的微小金屬線路，將頂層的 GPU 和記憶體連接起來，實現極高的傳輸速度與頻寬。
3. 底層（Substrate）： 最後將上述組合封裝在 「封裝載板」（如 ABF 載板）上，透過 BGA 錫球連接到最終的 PCB 主機板。
4. 基座（PCB）： 這是重點！整個 CoWoS 封裝好的模組（包含載板），最後必須透過 BGA 錫球，焊接在系統的 PCB 主機板上，才能組成完整的伺服器或顯示卡。

簡單來說，CoWoS 的路徑是：晶片 → 矽中介層 → 封裝載板 → PCB 主機板。 正是因為中間這層「矽中介層」的存在，CoWoS 能夠大幅縮短晶片間的距離，提升運算效能，因此成為 NVIDIA H100、AMD MI300 等頂級 AI 晶片的標準配備。

(CoWoS 結構示意圖：從上到下) GPU + HBM (Chip) | 矽中介層 (Interposer) | 封裝載板 (Substrate) + BGA | PCB 主機板

二、什麼是 CoWoP？劍指「去載板化」的成本殺手

CoWoP 的全稱是 Chip-on-Wafer-on-PCB（晶圓級晶片直接貼合 PCB）。這項技術的最大賣點在於 「做減法」：它試圖省略掉 CoWoS 架構中那層昂貴的 「封裝載板」（如 ABF 或 BT 載板）和「BGA」（球柵陣列）錫球，直接將「晶片加上中介層」的組合安裝在 PCB 主機板上。

為了理解 CoWoP 的革新之處，我們需要先回顧一下 CoWoS。CoWoS 的結構像蓋大樓一樣層層堆疊：最上層是邏輯晶片和 HBM（高頻寬記憶體），中間是矽中介層（Silicon Interposer），下面是封裝載板，最後才連接到 PCB 主機板。層級越多，訊號傳輸距離越長，損耗和延遲也就越高。

輝達提出的 CoWoP 方案，計畫利用技術含量更高的類載板（mSAP）製程 PCB 來替代傳統載板。這種設計的潛在優勢極具誘惑力：

• 降低成本： 直接砍掉了附加價值極高的 ABF 載板，據估算潛在封裝材料成本可下降 20 到 30 個百分點。
• 提升效能： 縮短了訊號傳輸路徑，理論上能減少傳輸損耗，提升訊號完整性，並帶來更好的散熱效率。
• 更輕更薄： 實現了板卡一體化設計，適合更緊湊的模組設計。

據傳，輝達計畫在 2026 年推出的下一代 Rubin GPU 系列（GR150 晶片）中，嘗試同時採用 CoWoP 與 CoWoS 兩條路線。

(CoWoP 結構示意圖：從上到下，對比 CoWoS) CoWoS: GPU/HBM → Interposer → Substrate → PCB CoWoP: GPU/HBM → Interposer → PCB (使用 mSAP 製程)

三、腹背受敵：CoWoS 的真正接班人其實是 CoPoS？

雖然 CoWoP 憑藉「降本」口號來勢洶洶，但在台積電的技術藍圖中，CoWoS 的正統接班人或許並非 CoWoP，而是 CoPoS（Chip-on-Panel-on-Substrate）。

隨著 AI 晶片面積越來越大，傳統的圓形晶圓（Wafer）在利用率上遭遇瓶頸。CoPoS 的核心理念是 「化圓為方」，也就是用矩形的面板（Panel）級 RDL 層取代圓形的矽中介層。

CoPoS 的優勢在於生產效率。矩形面板（如 310x310mm 甚至更大）的面積利用率遠高於圓形晶圓，能有效解決產能瓶頸，且成本更低。台積電已規劃於 2026 年建立 CoPoS 實驗線，目標在 2028 到 2029 年實現量產，首個客戶正是輝達。

若將三者進行定位比較：

• CoWoS 是當前的效能王者，技術最成熟，但受限於產能和矽中介層成本。
• CoPoS 是未來的效率王者，透過「面板化」解決量產瓶頸，是台積電確定的演進路線。
• CoWoP 則是激進的成本殺手，透過「去載板」重構供應鏈，但技術風險最高。

四、PCB 廠的機遇與挑戰：從配角變主角？

CoWoP 的出現，對產業鏈的影響是兩極化的。對於 ABF 載板廠商而言，這無疑是個壞消息，因為載板的附加價值可能被大幅削減。但對於 PCB 廠商來說，這似乎是絕佳機會，高階 PCB 將直接承擔封裝內佈線的重任。

然而，這塊大餅並不好吃。業內人士直言，CoWoP 對 PCB 主機板的技術門檻要求極高，主要面臨三大挑戰：

1. 線寬線距的挑戰： mSAP 製程雖然能實現 25 微米的細線路，但距離 ABF 載板亞 10 微米的能力仍有巨大差距。
2. 翹曲問題（Warpage）： 控制板材因熱膨脹導致的翹曲是極大的物理挑戰，尤其是在大尺寸 GPU 上。
3. 良率壓力： PCB 本身的加工費將較以往多出兩倍，且一旦出錯，重工成本將劇增。

五、現實冷水：量產之路道阻且長

儘管概念美好，但資本市場和外資法人對 CoWoP 的短期前景普遍持保留態度。

天風國際證券分析師郭明錤指出，蘋果當年研發類載板（SLP）耗時 4 年才完成生態升級。如今輝達要在短短 1 到 2 年內將 CoWoP 導入量產並用於 Rubin Ultra，是過於樂觀的預期。

摩根士丹利和摩根大通也認為，考慮到 CoWoS 目前的良率已接近 100%，而在 2026 年強行切換到未經實證的 CoWoP 技術，存在極高的商業風險。相比之下，解決生產效率問題的 CoPoS，其商業化優先順序理應高於 CoWoP。

六、結語：尋找效能與成本的甜蜜點

綜上所述，CoWoS 在未來五年內仍將是市場絕對主流，短期內地位難以撼動。

CoWoP 更像是一次對傳統封裝供應鏈的大膽試探。它代表了業界對打破載板壟斷、降低成本的渴望，但受限於技術成熟度和供應鏈重構的難度，它很難在短期內取代 CoWoS。

未來的先進封裝戰局，將是 CoWoS（及其演進版 CoWoS-L）、CoPoS（面板級封裝）與 CoWoP（板級封裝）的三方博弈。無論是哪條路線，核心邏輯都未改變：在摩爾定律放緩的今天，誰能以最優的成本提供最強的互連密度與散熱效能，誰就能主宰 AI 晶片的下一個十年。