2026年3月19日
在 PCB 打樣與製造的過程中，Layout（佈局佈線）往往是決定產品成敗的關鍵環節。無論是訊號干擾、電源處理還是阻抗匹配，每一個細節都考驗著工程師的功力。今天我們為大家原汁原味地整理了 「PCB Layout 的 50 個常見問題」，希望能為各位的硬體設計之路提供最實用的參考！
訊號線的阻抗匹配與其他訊號的空間隔離非常重要。對於數位高頻訊號，採用差分線（Differential pair）的效果會更好。
對於低頻訊號，導孔（Via）的影響不大。但對於高頻訊號，應盡量減少導孔的數量。如果佈線空間真的不夠，可以考慮增加板層（使用多層板）。
不是越多越好，而是在適當的位置添加「合適容值」的去耦電容。例如，加在類比元件的電源腳位旁，且需要使用不同電容值的電容來濾除不同頻率的雜訊。
採用盲孔或埋孔（Buried via）是提高多層板密度、減少層數與板子尺寸，以及減少電鍍通孔數量的有效方法。但相比之下，通孔在製程上更容易實現，成本也較低，因此在一般設計中仍多採用通孔。
佈局合理、電源線寬度有足夠的冗餘、高頻考量特性阻抗、低頻佈線簡潔明瞭。
如果你有一條高頻 >20MHz 的訊號線，且長度和數量較大，那麼這個類比高頻訊號至少需要兩層：一層訊號線，一層大面積的地，且訊號線層需要打足夠的導孔到地層。 這樣做的目的是：這提供了完整的傳輸介質和阻抗匹配；地層將類比訊號與其他數位訊號隔離；因為打了許多導孔且接地是一個大平面，所以接地迴路（Return loop）能做到足夠小。
首先要釐清，訊號輸入插件是類比元件嗎？如果是，建議電源佈局盡量不要影響類比部分的訊號完整性。因此有以下幾點考量：
一般情況下，請直接參考晶片的規格書（Datasheet）。例如 ADI 等混合晶片的手冊都會推薦接地方案，有些建議共地，有些建議隔離，具體取決於晶片的內部設計。
差分線的計算思路：如果傳輸的是正弦訊號，長度差若等於其傳輸波長的一半，相位差即為 180 度，此時兩個訊號會完全抵消。因此這個長度差就是極限值，訊號線的長度差必須嚴格小於該數值。
蛇形走線因應用場合不同，具有不同功能：
良好的 EMI/EMC 設計必須在佈局初期就考量元件的位置、疊層（Stack-up）的安排、重要走線以及元件的選擇。 例如：時脈產生器（Clock generator）不應靠近外部連接器。高速訊號應盡量走內層。注意特性阻抗匹配和參考層（Reference plane）的連續性，以減少反射。選擇去耦電容時注意頻率響應。注意高頻訊號的回流路徑（Return path），使迴路面積盡可能小以減少輻射。也可以透過分割地平面來控制高頻雜訊的範圍。
阻抗匹配一般根據製造商提供的資訊進行設計。這需要考慮許多因素，例如 PCB 材質的各種參數、根據這些參數建立的傳輸線模型、元件參數等。
一般不建議直接這樣做。這樣的系統在除錯（Debug）時會比較複雜且困難。
0402 常見於手機；0603 常見於一般高速訊號模組。其依據是：封裝越小，寄生參數越小。當然，不同廠家的同一封裝高頻效能差異很大，建議在關鍵位置使用高頻專用元件。
這個應該綜合考量。通常是在優先考慮佈局（Placement）合理的情況下，再來進行佈線（Routing）。
重點在於「疊層規劃」——如何將訊號層、電源層、地層分配到每一層。總原則是：類比訊號與類比地至少必須擁有獨立的一層，也建議使用獨立的電源層。
使用多層板首先可以提供「完整的地平面」，此外還能增加訊號層以方便佈線。對於 CPU 需控制外部記憶體的應用，應考慮交互的頻率。如果頻率較高，就必須保證完整的地平面，且訊號線必須保持等長。
這在實務上很難區分，我們只能從 PCB 佈線端著手，盡可能減少佈線引入的額外雜訊。
對於 300MHz 訊號，必須使用軟體進行「阻抗模擬（Impedance simulation）」，計算出線寬以及走線到地層的距離；而電源線的寬度則是根據「電流大小」來決定。在混合訊號 PCB 中，地通常不使用「走線」，而是使用一整片完整的平面（鋪銅）。
散熱主要是透過「減少熱量產生」與「加速散熱」來實現。PCB 中的熱源主要有三：電子元件發熱、PCB 板本身發熱、外部傳遞的熱量。其中元件發熱是主因。
很難說有簡單的比例關係，因為兩者的傳輸模型不同（一個是表面傳輸，一個是垂直傳輸）。建議使用阻抗計算軟體，讓導孔的阻抗盡可能與傳輸線的阻抗保持一致。
一般來說，只要內部有打好完整的接地平面（Ground plane）就足夠了。
盡量將多個 ADC 放在一起，並在 ADC 下方「單點連接」類比地和數位地。至於多工器（MUX），取決於 MUX 和 ADC 的切換速度。通常 ADC 速度較快，所以建議連接點放在 ADC 下方。為了安全起見，也可以預留磁珠封裝，在 Debug 時彈性選擇。
混合系統的接地肯定有多種類型，最終它們通常會在單一點連接。這樣做的目的是為了達到「等電位」，讓所有訊號都有一個共同的地準位作為參考。
類比與數位電路應放置在不同區域，確保類比電路的回流在類比區，數位回流在數位區。核心出發點是：不能讓數位訊號的回流流到類比地，以免互相干擾。
類比電路對地的主要要求是：完整性、迴路小、阻抗匹配。而數位訊號如果速度不高，要求較低；但若是高速數位訊號，同樣需要考量阻抗匹配與接地的完整性。
這必須根據具體的應用場景以及晶片的規格書建議來設計，通常小容值（0.1uF）的高頻去耦電容需要最靠近晶片的電源腳位。
需要一樣長，在射頻電路中都採用相同的方法。
高頻電路的設計需要考慮許多寄生參數的影響。在高頻下，許多普通電路中可以忽略的參數都不能再忽略，必須考慮「傳輸線效應（Transmission line effects）」。
最根本的解決方式是：透過增加 PCB 的訊號層數，提供更多的佈線通道，從而減少跨層打導孔的需求。
經驗公式可參考：0.15 × 線寬 (mm) = 允許電流 (A)，同時也必須考量板廠的銅厚（Copper weight）規格。
沒有必要這樣做，但類比電路和數位電路應該「分區」放置。
原則上：同一條訊號線上，盡量不要超過「兩個」導孔。
數位電路因頻率成分複雜，絕對是干擾源。解決辦法一般是：合理的元件佈局分區、完善的電源去耦、PCB 獨立分層；如果干擾較大或類比部分極度敏感，建議加上金屬屏蔽罩（Shielding）。
應分析寄生參數對電路效能的影響。如果影響大到不能忽視，就必須解決和消除。
由於電源層和地層都在內層，要注意不要出現「懸浮（Floating）」的地平面或電源平面。確保接地的導孔確實連到了地層。此外，重要的訊號應預留測試點（Test points），方便 Debug 時測量。
可以將訊號線保持較遠的間距、避免平行走線，或是透過接地、添加屏蔽等方式進行隔離。
很難實現，因為在雙層板的佈局中，各種訊號線幾乎佔滿了所有的佈線空間。
板厚對「阻抗匹配」非常重要。PCB 板廠在幫你計算阻抗時，會需要知道你指定的板厚及疊層資訊，然後根據你的要求來製作。
這取決於寄生電容是否對訊號有不可忽略的影響。如果不能忽略的話，就必須重新評估佈局。
如果要共用 LDO 為數位和類比供電，建議先接給「類比電源」。類比電源經過 LC 濾波後，再提供給「數位電源」。
類比 Vcc 經過 LC 濾波後得到數位 Vcc；而類比地和數位地之間通常使用磁珠（Ferrite bead）連接。
最核心的原則是：所有的佈線（包括周圍的元件）以及下方的地平面都需要保持「對稱」。
最好的物理方法是加上屏蔽罩（Shielding）。在電路設計上，例如在儀表放大器（INA）前端加上 RFI 濾波器，可以有效濾除射頻干擾。
如果是數位晶片一般視情況而定。如果是類比晶片，就要看傳輸線效應是否大到足以影響晶片的效能。
如果內部已經有完整的地平面和電源平面，頂層（Top）和底層（Bottom）通常不需要大面積鋪銅，以免造成天線效應。
市面上有許多專業的模擬軟體，也可以使用 Multisim 等軟體來輔助模擬電阻和電容的效應。
這取決於元件規格。通常元件腳位的阻抗在 Datasheet 中已經給出，且一般與外部走線粗細關係不大。
等長問題通常必須透過繞蛇形線來解決。現在大多數的 PCB Layout 軟體都有自動等長（Length matching）的功能，操作起來非常方便。
晶片「內部」的地腳位通常是全部連接在一起的。但理想的單點接地（Single-point grounding）策略是：了解晶片類比與數位區塊交界處的位置，並在 PCB 板上對應的邊界處，設計一個專屬的「單點連接」位置。
以上就是 eCloud 團隊為大家重新編排的 「PCB Layout 的 50 個常見問題」。佈局佈線是一門結合電路理論與實務經驗的藝術，希望這份清單能在各位工程師實際設計與打樣時提供幫助。
正在準備將您的設計付諸實踐嗎？歡迎隨時登入 [eCloud 逸雲科技線上 PCB 打樣平台]，體驗快速、專業的製板服務！
