2026年5月29日
從事硬體研發、PCB Layout的工程師,大概率都踩過這些坑:設計圖完美無瑕,模擬測試全部Pass,滿心歡喜發包去洗板打件,結果量產時直接出包。 要麼BOM表零件和PCB焊墊對不上,器件偏移根本焊不上去;要麼文字層擋到焊墊、Mark點漏加,SMT機台完全無法辨識;要麼線寬線距踩線、鑽孔間距違規,板廠直接退件要求重新改版;更有甚者,潛藏短路或斷路隱患,成品一通電直接燒板,重工成本翻倍,專案時程也跟著Delay。 其實絕大多數的PCB量產災難,往往不是電路原理出錯,而是DFM可製造性設計核查沒做到位。很多工程師重電路邏輯、輕製程校驗,總覺得板廠會幫忙把關、打件廠會自己想辦法Release,殊不知設計端微小的疏漏,到了量產端都會變成致命的缺憾。前期少做一次DFM全檢,後期就要花十倍的時間收拾殘局。 今天為大家整理出廠前必做的16項全維度DFM核查清單,涵蓋設計驗證、製程規範、文字層標示、SMT點位、走線、鑽孔、防焊尺寸及電氣安全八大核心板塊。建議硬體與Layout工程師對照逐項Check,一次規避所有量產風險!
PCB 設計的根基,不在於走線多漂亮,而是設計檔、BOM 表、電路圖與網表的資料必須完全閉環。源頭參數錯位,後續製程工藝做得再好也無濟於事。
① 封裝匹配性核查
BOM 清單內所有零件型號、封裝規格,必須與 PCB 板上的焊墊尺寸完全一致。嚴禁發生「零件選型已更新,但 PCB 焊墊未同步」的狀況。建議電子與 PCB Layout 雙向確認,只要尺寸或封裝錯位立即整改,從源頭防堵打件失效。
② 網表一致性與文件疊層核查
電路圖是邏輯核心,PCB 是實體載具,兩者必須完全同步。導入最新版網表比對線路與網路關係,杜絕「改了電路圖沒更新 PCB」或「動了 PCB 沒回改電路圖」的脫節問題。同時,確保 Gerber 輸出的文件疊層設定正確無誤,避免後續板廠讀取錯亂。
脫離板廠工藝極限的設計都是空談。銅厚與表面處理,直接決定了電路板的耐用性與導電性。
① 銅厚參數核驗
嚴格對照專案初始需求,確認各層銅厚是否達標。銅厚不足會導致載流不夠、高溫燒毀;銅厚過厚則增加蝕刻難度與成本。務必確保參數適配產品功率及應用場景。
② 表面處理工藝核查
根據實際應用場景與打件需求,核查表面處理是否合適。無論是噴錫、化金還是化銀,都需匹配防潮、防腐與焊接強度需求,避免選型不當導致吃錫不良或氧化發黑。

文字層不是單純的裝飾,而是 SMT 生產、售後檢修與產品溯源的關鍵指標。
① 文字層可生產性檢查
所有零件位置號碼必須清晰可辨,嚴禁文字覆蓋到焊墊或防焊開窗區域,以免影響吃錫。硬性標準要求文字線寬 ≥ 0.12mm,杜絕因字體過細導致印刷模糊或脫落。
② LOGO 及功能說明核查
版本號、極性標示、Pin 1 指示等必要資訊必須醒目且規範。這不僅是品牌標識,更是後期組裝、Debug 的明確指引。
現在 PCB 皆為自動化打件,Mark 點與 Pin 1 標示是機台精準辨識的基準。
① Mark 點合規添加核查
只要有 SMD 零件的板面,必須規範添加光學定位點。缺少 Mark 點或尺寸不達標,SMT 機台將無法定位,直接導致打件偏移或漏件。
② Pin 1 標示及位置號規範核查
IC、極性電容、二極體等關鍵零件的第 1 腳必須標示準確且醒目,位置號排版需規整不重疊。避免因標示不清導致零件反件、通電燒毀。
① 線寬線距合規核查
硬性紅線:線寬線距必須大於板廠的最小製程能力(常規量產建議 ≥ 4mil)。嚴禁為了省空間盲目壓縮極限,這會導致蝕刻斷線或相鄰走線短路,良率直接崩盤。
② 關鍵網路測試點佈設核查
Power、GND 及核心訊號必須規範佈設測試點,且確保探針可以直接接觸,無遮擋盲區。這能大幅提升後期通電測試與故障排查的效率,免去破壞性拆板的麻煩。
鑽孔是製程高風險區,細微的設定失誤極易引發爆板或報廢。
① 鑽孔間距與焊墊中孔核查
通孔間距建議嚴格執行 ≥ 0.3mm,避免間距過小導致破孔或 CAF 現象。此外,除非製程允許並加入樹脂塞孔或電鍍填孔工藝,否則盡量避免設計焊墊中孔,以防藏錫、造成空焊或短路隱患。
② 鑽孔層與外型層對位核查
確保鑽孔層與外型層參數及位置完全一致,杜絕偏孔、錯孔問題。
③ 懸空線與孔清零核查
板面嚴禁殘留無效的懸空走線或孔位。這些多餘的殘段極易產生天線效應、積攢酸液引發微短路。
① 防焊開窗與露銅規範核查
散熱或測試需要的露銅區域必須精準合規,不可有多餘的防焊開窗引發短路風險,也不能發生「該開窗沒開」導致無法焊接的問題。
② 關鍵機構尺寸公差核驗
PCB 的外型輪廓、安裝孔、對接卡位等尺寸,必須嚴格對照機構圖面比對公差,確保能與整機外殼完美組裝,不卡件、不偏移。
在所有外觀與結構檢查完畢後,這是量產前的最後一道防線。
PCB 設計研發,七分靠電路設計,三分靠 DFM 核查。
千萬別等到洗板重工、量產出包才來後悔細節沒顧好,也別覺得做 DFM Check 是在浪費時間。對照這份 16 項全檢清單,Layout 與硬體工程師各司其職,發包前多花半小時逐項判定(OK/NG),就能省下後續無數的改版費用與 Delay 代價。
建議團隊直接將這份清單加入標準 SOP,從源頭斬斷所有量產翻車的可能!