2026年8月9日
在高速介面與高密度佈局把 EMI、散熱與板厚公差全都逼到極限的今天，「鋪銅」早已不是按一下 auto-fill 就能交差的步驟。多數 R&D 工程師都會鋪銅，但很少人意識到：實心還是網格、內層銅平衡怎麼分布，這些看似無關緊要的選擇，其實悄悄決定了 EMI、可焊性、板厚，甚至分層風險。這篇文章從製造端視角，把鋪銅背後真正該懂的工程細節攤開來談。
鋪銅的本質，是把銅層上沒用到的區域接到電源或地網，形成連續的導電平面。它至少同時扮演四個角色：
順帶還能減少額外走線、省銅省成本。但要拿到這些好處有一個前提——鋪銅必須「接得好」，接不好反而造成負面影響。
銅的導熱係數高達約 380 W/(m·K)，這對散熱有利，對焊接卻不利。如果 pad 四面直接與大銅面相連，迴銲或手焊時熱量會被銅面極快帶走，導致焊點升溫不足，造成假焊、冷焊。解法是用 熱焊盤（Thermal Relief）——以幾根細銅橋連接 pad 與銅面，在保留電氣連通的同時限制散熱，讓焊點能順利升溫成形。這是鋪銅時最基本、卻最常被自動工具默默略過的細節，量產前務必檢查每個接到大銅面的 pad 有沒有做熱焊盤處理。
鋪銅主要有實心（Solid）與網格（Hatched）兩種，選錯不只是效能打折，嚴重時整個電路可能失效。
| 比較 | 實心鋪銅（Solid） | 網格鋪銅（Hatched） | | :--- | :--- | :--- | | 載流能力 | 高 | 低 | | 屏蔽效果 | 好 | 好（主要用途） | | 散熱 | 佳（銅面完整） | 銅量少，某些情況利於散熱 | | 高頻 EMI 風險 | 低 | 網格線段可能變天線，反增 EMI | | 波銲風險 | 大銅面易翹曲／剝離（可開槽緩解） | 較低 | | 建議場景 | 低頻／大電流，多數現代設計 | 有 EMI 需求的高頻電路（需嚴控線段長度） |
網格銅最大的陷阱在高頻：當網格線段長度接近電路工作頻率的電氣長度，整片鋪銅等效於一組天線陣列，向外輻射干擾，電路可能直接無法運作。反過來，實心銅的載流與屏蔽都好，但大面積實心銅通過波銲時容易翹曲、甚至銅箔剝離——這可以在實心銅上開槽、開孔來緩解。
除了電氣考量，製程也把天平推向實心銅。現代 PCB 對精度與品質的要求提高，主流板廠早已從低成本的濕膜製程，轉向品質更佳的乾膜製程。而網格鋪銅在乾膜製程下容易造成乾膜破裂，直接影響良率。因此除非有明確的高頻 EMI 需求，實務上建議盡量使用實心鋪銅；真的需要網格時，也要嚴格控制線段長度，避開天線效應的敏感區間。
在高頻下，一段接地不良的鋪銅，其負面影響可能大於未鋪銅。PCB 走線在高頻會表現出分布電容；當走線長度超過雜訊頻率對應波長的 1/20（λ/20），走線就會像天線一樣把雜訊輻射出去，而接地不良的鋪銅會進一步幫忙擴散這股雜訊。
因此高頻電路的接地，不只要電氣連通，接地點的間距還必須小於 λ/20。實務上會用 via stitching（在鋪銅上佈設接地過孔陣列），把鋪銅牢牢接到多層板的地平面，才算真正的「良好接地」。此外，鋪銅與高速訊號走線之間，建議至少保留 0.5mm 間距，避免耦合干擾。
鋪銅在內層還有一個 RD 幾乎看不到、板廠卻很在意的角色——銅平衡。
先定義：銅箔覆蓋率 = 內層蝕刻後殘留的銅面積 ÷ 板面總面積。壓合時，半固化片（prepreg）受熱使樹脂流動，填滿相鄰層沒有銅的區域，再冷卻黏合。問題來了：當內層銅覆蓋率太低，樹脂必須流動、攤開更多去填補缺銅處，後果包括板厚比預期薄、銅層起皺摺、樹脂內部產生空洞，甚至因樹脂不足而分層。對策很簡單：在空曠區域盡量補鋪銅，讓覆蓋率趨於均衡。
順帶點出板厚計算的一個實務細節：標稱 1oz 的銅厚是 35μm，但經前處理與棕化損耗後，實際約 30μm（1.2mil）；而固化後的 prepreg 厚度 = 未固化厚度 −（(1 − 覆蓋率) × 銅厚）。以覆蓋率 85%、1oz 銅、未固化 4.72mil 為例，固化後約為 4.54mil。這些數字最終會層層累加成你在疊構表上看到的板厚——鋪銅分布不均，板厚自然就難準。
鋪銅的價值，全繫於三件小事做得夠不夠細：熱焊盤有沒有留、實心／網格選得對不對、內層銅平衡夠不夠均勻。這些在 layout 階段幾乎是零成本，卻直接決定可焊性、EMI 與板厚良率。
補充一個製造端常識：板廠在拼板時，也會在邊料、橋接等 PCB 單元以外的區域補鋪銅，並在光學靶點、機構孔、mouse bites 與 V-cut 周邊留出間距，用來平衡電鍍與板厚——但不會動到你 PCB 內部的銅。
eCloud 在高速網通、車用與多層板累積了大量鋪銅與內層銅平衡的 DFM 經驗。下一個高密度或高速專案正在 layout？歡迎在設計階段就與我們的工程團隊聯繫，取得鋪銅與疊構的 DFM 預審意見，把 EMI 與板厚良率風險提前壓下來。
