從銅箔基板到內層蝕刻的物理極限與數位轉型

教程

PCB 製造

銅箔基板

阻抗控制

2025年12月24日

第一章緒論：電子產品的隱形骨架與「減除法」的藝術

在台灣這座被譽為「矽島」的科技堡壘中，半導體產業的光芒往往掩蓋了另一個同樣關鍵的領域——印刷電路板（Printed Circuit Board, PCB）。如果說晶片（IC）是電子產品的大腦，那麼 PCB 無疑就是連接神經與血管的骨架。對於許多台灣的電子系學生、剛入行的 Layout 工程師，甚至是資深的硬體研發人員而言，PCB 往往是一個既熟悉又陌生的「黑盒子」。我們在電腦上用 EDA 軟體畫出精美的線路圖，送出 Gerber 檔，幾週後收到一片綠色的板子。但這中間究竟發生了什麼？為什麼工廠師傅常說線路是「洗」出來的？為什麼內層板一旦做壞了，整片板子就宣告「沒救了」？

我們將深入探討其核心哲學「減除法」（Subtractive Process）的物理與化學原理，並從材料科學、流體力學及光學檢測等多個維度，分析影響良率的關鍵變數。

更重要的是，在「工業 4.0」與「數位雙生」（Digital Twin）的浪潮下，傳統的「試錯法」（Trial and Error）製造模式已面臨極限。隨著線寬線距（Line Width/Space）逼近物理極限，設計端的模擬與預測變得前所未有的重要。這正是 eCloud 等先進 EDA 雲端平台介入的關鍵時刻。透過將製造參數前移至設計階段進行模擬，我們不僅能預測電性表現，更能預判製程風險，從源頭規避「死板」的發生。

1.1 什麼是「洗」板子？——減除法的哲學

在 3D 列印等「加成法」（Additive Manufacturing）日益流行的今天，主流的 PCB 製程依然堅守著「減除法」的陣地。所謂「洗」，在台語工廠術語中，指的就是蝕刻（Etching）。

想像一塊完整的銅板，我們像是雕刻家一樣，利用化學藥劑將不需要的銅腐蝕（洗）掉，剩下的部分就是我們需要的導電線路。這個過程聽起來簡單，但在微米（µm）等級的尺度下，卻涉及了極其複雜的化學動力學與流體控制。任何一個環節的微小偏差——無論是曝光能量的不均、顯影壓力的波動，還是蝕刻藥水濃度的漂移——都會導致線路變形、斷裂或短路。

1.2 報告結構與目標讀者

本報告專為台灣的電子工程師、PCB 從業人員及相關科系學生撰寫。我們將採用台灣業界慣用的術語（如「開料」、「壓合」、「測短斷」），並結合學術理論，旨在建立一個從設計（Design）到製造（Manufacturing）的完整知識體系。

透過本報告，讀者將能夠：

理解微觀機制： 不僅知道「怎麼做」，更知道「為什麼這樣做」。
掌握良率關鍵： 識別導致內層報廢的根本原因。
認識數位工具價值： 理解 eCloud 如何透過雲端運算與模擬，解決傳統製程無法克服的盲點，提升設計的公信力與成功率。

第二章基石之源：銅箔基板（CCL）的材料科學與開料工程

一切製程的起點，始於一塊覆蓋著銅箔的絕緣板材——銅箔基板（Copper Clad Laminate, CCL）。對於設計師而言，這可能只是軟體設定中的一項參數（如 FR4, Dielectric Constant），但對於製程工程師而言，這是決定後續所有工藝窗口（Process Window）的物理基礎。

2.1 銅箔基板的三位一體結構

CCL 主要由三個部分組成，這三者的交互作用決定了板材的電氣特性、熱特性與機械特性。

2.1.1 銅箔（Copper Foil）：訊號的載體

在內層製程中，我們通常使用電解銅箔（Electrodeposited Copper Foil）。

厚度定義： 業界習慣以重量單位「盎司（oz）」來代表厚度。1 oz 的銅箔意味著每平方英呎重 1 oz，其物理厚度約為 35 µm。內層線路為了追求精細度，常使用 1/3 oz (12 µm) 或 ½ oz (18 µm) 的銅箔。
表面粗糙度（Profile）： 這是一個經常被忽視但至關重要的參數。
- 標準銅箔（STD）： 粗糙度較大，與樹脂的抓地力（Peel Strength）好，但對於高頻訊號（High Speed Signal）而言，由於「集膚效應」（Skin Effect），電流集中在導體表面傳輸，過大的粗糙度會增加傳輸路徑，導致訊號損耗（Insertion Loss）。
- 反轉銅箔（RTF）與極低輪廓銅箔（VLP/HVLP）： 為了適應 5G 與高速運算需求，現代高階板材多採用 VLP 銅箔。這雖然有利於訊號完整性，但也對後續的乾膜附著製程提出了更高挑戰，因為光滑的表面更難「抓」住光阻劑。

2.1.2 樹脂系統（Resin System）：熱與電的平衡

樹脂是基板的基質，最常見的是環氧樹脂（Epoxy）。

玻璃轉移溫度（Tg, Glass Transition Temperature）： 這是樹脂從堅硬的「玻璃態」轉變為柔軟的「橡膠態」的臨界溫度。
- 標準 Tg (130-140°C)： 適用於一般消費性電子。
- 高 Tg (>170°C)： 適用於伺服器、車用電子等多層板，因為它們需要經歷多次高溫壓合與回焊（Reflow），高 Tg 能減少板材在高溫下的過度膨脹（Z-axis Expansion），防止通孔斷裂。
無鹵素（Halogen-Free）趨勢： 為了環保，現代樹脂去除了溴、氯等阻燃劑。這改變了樹脂的流變特性，使得壓合參數需要重新調整，因為無鹵樹脂通常較硬、較脆，鑽孔時更易磨損鑽針。

2.1.3 補強材（Reinforcement）：玻璃纖維的經緯

玻璃纖維布（Fiberglass Cloth）賦予了基板機械強度。

經向（Warp）與緯向（Weft）： 玻纖布是編織而成的。經向是布匹長度方向，張力較強；緯向是寬度方向。
尺寸安定性（Dimensional Stability）： 這是開料階段最核心的考量。經向與緯向在受熱後的漲縮率不同（通常緯向漲縮較大）。如果在開料時混淆了方向，或者在多層板疊構中經緯混用，板子在壓合後會發生嚴重的翹曲（Warpage）或扭曲（Twist），導致後續無法插件或貼片。

2.2 開料（Cut Lamination）：應力釋放的第一步

開料不僅僅是將大尺寸的基板（Sheet）裁切成產線所需的工作尺寸（Panel, 例如 18”x24”）。它更是一個應力管理的過程。

2.2.1 裁切方式與粉塵控制

剪床（Shearing）： 利用鍘刀裁切，速度快但邊緣平整度較差，容易產生毛邊。
鋸床（Sawing）： 利用鑽石刀片高速切割，邊緣平整精度高。

**粉塵（Dust）**是開料階段的大敵。玻璃纖維粉塵若吸附在銅面上，會成為後續曝光顯影的障礙點，造成線路上的「沙孔」或短路。因此，現代開料機台都配備有強力的自動吸塵與靜電消除裝置。

CCL

2.2.2 烤板（Baking）：去除隱形的殺手

裁切後的板材，通常會被送入烤箱進行長時間的烘烤（例如 150°C 烘烤 4-8 小時）。

目的一：去濕。 基板在儲存過程中會吸收空氣中的水分。水在氣化時體積會膨脹約 1700 倍。如果在壓合高溫下板內仍有水氣，會瞬間爆開導致分層（Delamination），這就是所謂的「爆板」。
目的二：應力釋放。 消除生產過程中殘留的內應力，提升板材的尺寸安定性，減少後續對位偏差。

eCloud 平台在這一階段的應用價值在於，它可以根據板材廠商提供的熱膨脹係數（CTE）數據，模擬不同開料尺寸與排版方式在受熱後的變形量，協助工廠優化排版利用率（Material Utilization）的同時，預測並補償漲縮。

第三章前處理與圖形轉移：微觀世界的表面工程

將一塊銅板變成電路板的關鍵，在於如何精確地將設計圖形「印」在銅面上。這涉及了表面化學與光化學的精密協作。

3.1 前處理（Pre-treatment）：為乾膜鋪路

銅箔表面在接觸空氣後會迅速氧化，且可能沾染油脂。若直接貼上感光乾膜（Dry Film），附著力將極差，導致後續蝕刻時藥水滲入（Seepage），造成線路邊緣鋸齒狀甚至斷裂。

3.1.1 化學清洗與微蝕（Micro-etching）

前處理線通常包含酸洗、脫脂、微蝕、水洗、烘乾等段落。

微蝕機制： 利用硫酸/雙氧水（H₂SO₄/H₂O₂）或過硫酸鈉（SPS）輕微咬蝕銅面，去除約 1-2 µm 的銅厚。
蜂窩狀結構： 微蝕的目的不僅是清潔，更是為了「粗化」。理想的微蝕會在銅表面創造出細微的蜂窩狀或山谷狀結構，大幅增加比表面積。這使得乾膜在熱壓時能像「錨」一樣嵌入銅面，形成強大的物理機械互鎖力（Mechanical Interlocking）。

3.2 壓膜（Dry Film Lamination）：穿上感光外衣

在無塵室（通常為黃光區，以避免紫外線讓乾膜提前曝光）中，利用壓膜機將乾膜貼合在處理好的板面上。

3.2.1 乾膜的結構與化學

乾膜並非單層結構，而是像三明治一樣：

聚乙烯（PE）保護層： 防止乾膜沾黏，壓膜前會自動剝離。
光阻劑層（Photoresist）： 核心層，含有感光單體（Monomer）、光引發劑（Photoinitiator）與黏合劑。
聚酯（PET）載體層： 支撐柔軟的光阻層，直到顯影前才剝離。

3.2.2 壓膜參數的黃金三角

壓膜品質取決於三個參數的協同：

溫度（Temperature）： 約 100-120°C。溫度使光阻劑軟化具有流動性，能填入銅面的微觀凹凸中。
壓力（Pressure）： 確保趕走膜與銅面間的空氣。微小的氣泡在蝕刻時會破裂，導致蝕刻藥水直接攻擊線路本體，造成「針孔（Pin Hole）」或斷路。
速度（Speed）： 決定受熱時間。（塗佈後切面圖）

3.3 曝光（Exposure）：光影的固化

這是圖形轉移的靈魂步驟。我們利用紫外線（UV）照射乾膜。

3.3.1 負片製程（Negative Process）的原理

內層製程絕大多數採用負片光阻。

曝光區域（受光）： 光引發劑吸收 UV 能量，觸發單體發生聚合反應（Polymerization），從可溶的小分子變成不可溶的高分子聚合物。這部分將保留下來成為線路。
未曝光區域（遮光）： 保持單體狀態，後續會被化學藥水洗掉。
口訣：「 見光死（留）？不，負片是見光活（留），不見光死（洗掉）。」

3.3.2 LDI（雷射直接成像）的革命

傳統曝光使用底片（Phototool/Film），底片會隨溫濕度漲縮，且容易刮傷，這在大排版或高密度互連（HDI）板上是致命傷。

LDI (Laser Direct Imaging) 技術直接接收 CAM 站的數位資料，利用雷射束在板面上掃描成像。

動態漲縮補償： LDI 機器會先讀取板邊的靶標（Fiducial Mark），計算出這片板子實際的漲縮量（可能因為前製程的烘烤而收縮）。然後，它會即時透過軟體調整曝光圖形的比例，確保線路精確地落在預定位置。這是 eCloud 與智慧製造結合的典型案例——數據驅動的即時修正。

第四章顯影、蝕刻與去膜：化學雕刻的極致

這三個步驟通常在連線的水平濕製程設備（DES Line: Developing, Etching, Stripping）中一氣呵成。這是「減除法」的戰場，也是良率流失的重災區。

4.1 顯影（Developing）：去蕪存菁

利用弱鹼性溶液（通常為 1% 碳酸鈉 Na₂CO₃，溫度約 30°C）將未聚合（未曝光）的乾膜洗掉。

4.1.1 顯影點（Break Point）控制

顯影並非洗越久越好。聚合後的乾膜在鹼液中也會慢慢溶脹或軟化。

顯影點： 指板子通過顯影室時，未曝光乾膜「剛好」完全被洗淨的位置。通常設定在顯影段長度的 50%-60% 處。
顯影不足： 殘留膜渣（Scum），導致蝕刻不淨（短路）。
顯影過度： 攻擊到側壁的聚合乾膜，導致蝕刻後的線寬變細。（顯影後切面圖）

4.2 蝕刻（Etching）：線路的誕生

這是將裸露的銅（原本未曝光區域）溶解去除的過程。

4.2.1 化學反應機制

內層蝕刻常用酸性氯化銅（CuCl₂）蝕刻液。

金屬銅被二價銅離子氧化成一價銅（CuCl，不溶於水）。為了讓反應持續，必須添加鹽酸（HCl）與氧化劑（如雙氧水 H₂O₂）將一價銅迅速再生為二價銅。

這是一個動態平衡系統。自動添加系統（Auto Dosing）會利用比色計或氧化還原電位計（ORP）監控溶液狀態，精確控制 HCl 與 H₂O₂ 的添加量。

4.2.2 蝕刻因子（Etch Factor）與側蝕（Undercut）

這是物理學對工程師開的玩笑。蝕刻藥水在噴灑到板面時，不僅向下腐蝕（垂直方向），也會向左右兩側腐蝕（水平方向），鑽入抗蝕乾膜的下方。這稱為側蝕（Undercut）。

梯形截面： 因為側蝕，蝕刻出來的銅線截面不是完美的矩形，而是上窄下寬的梯形。
蝕刻因子 = 蝕刻深度 (V) / 側蝕量 (H)。

蝕刻因子越高，代表側蝕越小，線路越方正，這對於阻抗控制（Impedance Control）越有利。傳統製程蝕刻因子約為 3-4，而高階製程追求 6 以上。 PCB 製程（蝕刻後切面圖）

eCloud 的關鍵角色： 在設計階段，工程師往往假設線路是矩形的。但實際製造出的梯形會導致阻抗偏高。eCloud 的先進模擬引擎可以導入工廠的實際蝕刻因子數據，重建真實的導體截面模型，進行更精確的場解算（Field Solver），從而指導工程師在 Layout 階段就調整線寬，抵消蝕刻帶來的阻抗偏差。

4.3 去膜（Stripping）：功成身退

蝕刻完成後，保護線路的乾膜已完成任務。利用強鹼（2-5% NaOH 或 KOH，溫度約 50-60°C）將聚合的乾膜剝離。去膜後的板子經過清洗烘乾，就呈現出我們看到的內層線路。（去膜後切面圖）

第五章 AOI 自動光學檢測：良率的最後一道防線

內層製作完成後，必須經過嚴格的檢查。因為一旦進入下一個步驟——壓合，內層就被永久封埋，再無回頭路。

5.1 為什麼要用 AOI？

人眼無法檢查成千上萬條細如髮絲（例如 3 mil = 75 µm）的線路。AOI (Automated Optical Inspection) 利用高解析度 CCD 相機掃描板面，利用銅面（強反光）與基材（弱反光）的光學反差來獲取影像。

5.2 檢測邏輯：Design Rule vs. Golden Sample

DRC (Design Rule Check)： 依據設定的規則（如最小線寬、最小間距）檢查。如果發現線寬小於標準，即報警。
CAD Data 比對： 將掃描影像與原始 CAM 資料（Golden Sample）進行像素級的比對。這是目前最主流且精確的方法。

5.3 常見缺陷與成因分析

AOI 檢出的缺陷（Defect）是製程改善的重要數據來源。

5.4 虛報（False Call）與漏報（Escape）

AOI 不是萬能的。如果板面氧化顏色不均，或者基材織紋太深，AOI 可能會誤判為缺陷（虛報），這需要人工複檢（VRS），耗費大量人力。更可怕的是漏報，即真正的缺陷沒被抓出來，流到後段製程，造成最終產品失效。這也是為何高階 AOI 設備開始引入 AI 深度學習技術，以降低誤判率。

第六章為什麼內層做壞了就「沒救了」？——壓合工藝的不可逆性

這是許多初學者最大的疑問：「為什麼不能像修主機板一樣，把壞掉的零件換掉就好？」要回答這個問題，必須了解接下來的**壓合（Lamination）**工藝。

6.1 熱固性樹脂的化學鎖死

PCB 的壓合是將多張內層板與**半固化片（Prepreg, PP）**疊在一起，在真空高溫高壓下結合成一體。

B-Stage 到 C-Stage： PP 片中的樹脂處於 B-Stage（部分固化），在高溫下會先熔融流動，填滿線路間的空隙，然後發生交聯反應（Cross-linking），變成完全固化的 C-Stage。
不可逆反應： 環氧樹脂是**熱固性（Thermosetting）**材料，一旦交聯固化，分子鏈形成堅固的三維網狀結構。它不像熱塑性塑膠（如寶特瓶）加熱後可以再次熔融。這意味著，你無法透過加熱來「拆開」多層板而不破壞它。

6.2 物理結構的封閉性

一旦壓合完成，內層線路被夾在堅硬的玻璃纖維樹脂複合材料中間。

物理隔離： 若第 3 層有短路，你必須鑽穿第 1、2 層才能接觸到它，這勢必會破壞表層的線路與結構。
電氣複雜性： 現代 PCB 動輒 10 層、20 層，層與層之間透過微盲孔（Micro-via）與埋孔（Buried via）連接。這些立體結構牽一髮而動全身，根本無法進行局部手術。

因此，內層的「報廢」（Scrap）是絕對的。一片 20 層的高階伺服器板，如果在做第 3 層時出現了一個微小的開路未被檢出，等到壓合成品測試時才發現，那麼前面所有層別的材料費、加工費，以及後續外層製程的鑽孔、電鍍、綠漆成本，通通付諸流水。這就是為什麼 PCB 廠對內層良率的控管近乎偏執的原因。

第七章數位轉型的契機：eCloud 如何改變遊戲規則

在了解了傳統製程的極限與風險後，我們就能明白為什麼電子設計自動化（EDA）雲端平台（如 eCloud）正在成為產業的新標準。這不僅僅是工具的升級，更是設計思維的典範轉移。

7.1 打破「設計」與「製造」的高牆

傳統上，Layout 工程師只負責畫圖，很少考慮「好不好洗」或「好不好壓」。這導致許多設計圖到了工廠端（CAM）必須被大幅修改（例如加淚滴 Teardrop、修線寬），甚至無法生產。

eCloud 平台整合了製造端的參數與知識庫：

DFM（Design for Manufacturing）即時檢查： 當工程師在 eCloud 上佈線時，系統會根據選定的工廠製程能力（如最小蝕刻因子、層偏公差），即時警告潛在的製造風險。例如：「此處線距過小，在 1 oz 銅厚下可能導致蝕刻短路」或「此處銅面分布不均，壓合後可能板翹」。

7.2 高精度的物理場模擬

阻抗控制： 如前所述，蝕刻會產生梯形截面。eCloud 能模擬真實蝕刻形狀下的電磁場分佈，計算出比傳統矩形公式更精準的阻抗值。這對於 PCIe 5.0、DDR5 等高速訊號至關重要。
熱應力模擬： 模擬壓合與回焊過程中的熱應力分佈，預測爆板或通孔斷裂的高風險區域，指導工程師優化過孔（Via）設計或銅面平衡。

7.3 供應鏈的透明化與公信力

對於學生和接案工程師來說，使用像 eCloud 這樣的平台，意味著你的設計是「可製造的（Manufacturable）」。你交付的不僅是 Gerber 檔，而是一份經過驗證的生產方案。這能大幅減少與工廠來回溝通（EQ, Engineering Query）的時間，縮短產品上市週期（Time-to-Market）。在台灣這個講求速度與品質的產業環境中，這就是你的核心競爭力與公信力所在。

第八章結論

從一塊銅箔基板到一片精密的內層線路，我們見證了光學、化學、流體力學與材料科學的精彩共舞。每一個步驟——從開料的應力釋放、乾膜的微觀附著、曝光的精準對位，到蝕刻的動態平衡——都在挑戰物理極限。

「減除法」工藝雖然看似是簡單的「洗」去多餘，實則是一場與誤差的戰爭。在這個過程中，任何微小的疏忽都會在壓合後被永久放大，成為無法挽回的損失。這也解釋了為什麼 PCB 產業對於良率與可靠度的追求永無止境。

然而，隨著摩爾定律的推進，單純依賴老師傅的經驗與事後檢測已不足以應對未來的挑戰。數位雙生與雲端模擬（如 eCloud）正在重塑這個行業。它們將「試錯」的過程從昂貴的工廠產線搬到了零成本的虛擬空間，讓設計者能夠預見未來，讓製造者能夠掌握變數。

對於台灣的年輕工程師與學子而言，深入理解這些製程細節，並善用先進的數位工具，將是你們從「畫圖匠」晉升為「架構師」的關鍵一步。在這個電子產品無處不在的時代，掌握了 PCB 的奧秘，就等於掌握了科技世界的骨架。

附錄：關鍵術語中英對照表

第一章 緒論：電子產品的隱形骨架與「減除法」的藝術