RD必備知識：HDI 疊構設計三個關鍵決策：別讓錯誤的選擇，吃掉你的良率與成本

HDI PCB 疊構設計：三大關鍵決策與實戰建議

決策一：到底什麼時候該果斷導入 HDI？

很多人靠經驗賭，但其實有非常清晰的判斷指標。

直接看主 IC 的 BGA pitch：

• Pitch ≥ 0.65 mm → 標準板 + dog-bone fanout 通常就能解

• Pitch ≤ 0.50 mm → 幾乎一定要 via-in-pad 或 stacked microvia，HDI 是必選

• 0.65 ~ 0.80 mm → 灰色地帶，要看 I/O 數與走線密度 再看 BGA 的 breakout 層數需求：

• ≤ 4 層訊號 → 標準疊構可應付

• ≥ 5 層訊號 → HDI 疊構幾乎是唯一解

鐵則：只要設計需要 microvia-based 的 via-in-pad，不管你的訊號 net 數多少、速率多高，HDI 就是必要選擇，沒有例外。

別再用「速率不算太快」當作拒絕 HDI 的理由，真正的判斷錨點永遠是封裝 pitch 與 breakout 密度。

決策二：跟板廠對話，要用哪一套語言？

這是很多 R&D 工程師沒搞清楚的地方。HDI 疊構同時存在兩套並行的分類系統，你必須兩套都會。

IPC-2226 Type 分類（規格文件用）

• Type I：核心 + 單層 microvia + PTH（入門等級，消費性電子常見）
• Type II：Type I 再加 buried via（中密度應用）
• Type III：核心 + 兩層以上序列堆疊 microvia（手機、5G、AI 模組主流）
• Type IV ~ VI：無核心或全層互連結構（ELIC / Any-layer HDI），適用於 IC substrate 等高密度應用

i+N+i 表示法（板廠詢價用）

• 2+8+2 = 上下各 2 層 build-up + 中央 8 層核心，總共 12 層
• 1+b6+1 = 核心 6 層含埋孔，上下各加 1 層

實務上請這樣用：

| 場景 | 用哪一套 | | :--- | :--- | | 寫規格書、走合規文件 | IPC-2226 Type 分類 | | 跟板廠詢價、比較疊構成本 | i+N+i 表示法 |

兩套語言不會切換，跟板廠的溝通效率會少掉一半。

決策三：怎麼避免「過度設計」白白增加不必要的成本？

HDI 疊構最常見的設計問題不是設計不足，而是 過度設計（over-design）。每多一次序列壓合，就多一道良率風險與成本。

「最簡可行疊構」的四個檢查點

1. 訊號層與平面層的搭配，先求對稱

• 高速訊號層必須緊鄰連續 GND 平面
• Power 與 GND 配對，降低 PDN 阻抗
• 訊號層與平面層數量盡量同為偶數，對中線對稱排列
• 兩側介電與銅厚要平衡，否則容易導致板翹（warpage）

2. Via 策略決定一切

不是「能用 stacked microvia 就一律用」。優先順序應該是：

• 能用 staggered 解決的 → 絕對不要用 stacked
• 能用 skip via（跨層孔）跳層的 → 避免多次壓合
• 真的必要再上 ELIC 等級結構

3. 材料選擇要對應頻段，不要 over-spec

• 一般高速數位：Dk 穩定 < 3.5、Df < 0.010 為佳，一般應用可放寬至 0.02
• RF / 高頻：再考慮 Megtron 6 等低粗糙度 ED 銅箔的料
• 無鉛回焊製程：Tg 至少高於 170°C，標準 FR4 不夠用
• Fiber weave effect 敏感的設計：選 1078、3313、1067 等密織布種，以降低因玻纖週期性結構導致的差分對阻抗偏差

4. Prepreg 公差請務必納入計算

Prepreg 厚度公差通常 ±10~15%，做阻抗計算時要把這個變異算進去，不要拿單一數值硬套。

三個給 R&D 團隊的實戰建議

第一：HDI 決策要前置到系統架構階段

等到 Layout 階段才回頭改疊構，成本會翻倍。選 IC 的同時就要評估 HDI 需求。

第二：板廠要早點拉進來討論

i+N+i 的可製造性、microvia aspect ratio、板廠料庫支援度——這些都是疊構成敗的關鍵。Schematic 完成前就該對焦。

第三：能 2+N+2 解決的，就別硬上 3+N+3

過度設計不會讓你的板子更可靠，只會讓 BOM 成本與打樣交期變長。用最簡架構達成設計目標，永遠是工程師該追求的事。

結語：疊構決策不是技術問題，是工程判斷

HDI 疊構的設計沒有萬用解。整個過程都是在 走線密度、訊號完整性、PDN 表現、板廠能力與成本 這五個維度之間取捨。

只要把上面三個決策關鍵內化成 SOP，就能避免 80% 的疊構失誤。

如果您的專案正面臨 fine-pitch BGA breakout、HDI 疊構選型或阻抗模擬驗證的挑戰，建議在打樣前就與具備 HDI 工程能力的整合服務商對接。把工程風險前置處理，從 prototype 到量產的路徑會順暢得多。