RD必備知識：HDI PCB 良率殺手：資深工程師都該掌握的 DFM 設計關鍵

為什麼 HDI 的 DFM 比一般 PCB 更複雜？

傳統 4 層或 6 層板的 DFM，多半看看線寬間距、annular ring、鑽孔對位這些基本檢查就差不多。但 HDI 板的設計約束完全不在同一個量級：

• 訊號密度高： BGA pitch 從 0.8 mm 一路壓到 0.4 mm 甚至更小，可佈線空間極度緊張。
• 走線通道狹窄： pad 與 pad 之間的逃線空間，常常只剩 1 至 2 條 trace 的寬度。
• 層間對位精度要求極高： sequential build-up 製程每多一次壓合，對位誤差就累積一次，良率會顯著下降。
• 元件 footprint 微縮： 某些標準佈線技巧（例如 dogbone）在小 pitch 下根本擺不下，被迫改用 via-in-pad。

CAM 工程師在收到 Gerber/ODB++/IPC-2581 之後，會先跑一輪 DFM check，比對設計與廠端可量產區間（trace-to-trace、via 直徑、annular ring 等）的差距。若這一關沒過又硬上線，後果通常是料報廢、交期延宕、客戶端產線停線——整個 BU 的季度績效就會受到嚴重衝擊。

製程端的三大挑戰：先理解 fab 廠在意什麼

要做出對的 DFM 決策，工程師必須先理解 fab 廠在 HDI 製程上「最痛的點」分別在哪裡。

挑戰一：細線寬與間距，幾乎是在跟物理極限拔河

要做出穩定的 3 mil 以下 trace，廠端必須同時控好三件事：曝光解析度、層對位、蝕刻均勻性，並且整條產線都得在受控潔淨環境下作業。

• 影像解析度不足，細線就糊掉
  傳統底片曝光在細線時容易出現邊緣失真。多數中高階廠商已改用 LDI（Laser Direct Imaging，雷射直接成像）——以電腦控制雷射光束直接寫圖、單片對位，不但解析度大幅提升，光阻顯影也更乾淨，可有效抑制蝕刻液側滲。台灣中高階板廠目前幾乎是 LDI 標配，這點在選 vendor 時可以直接拿來篩選。

• 蝕刻下挖（undercut）讓線路變梯形
  銅厚越厚，蝕刻時間越長，下挖也越嚴重，最後 trace 的截面就不是漂亮的長方形，而是上窄下寬的梯形——這對阻抗匹配是大忌。實務上，HDI 細線通常會選 ½ oz、⅓ oz 甚至 ¼ oz 的薄銅，犧牲一點載流量換取線形精度。

• 微塵汙染會直接咬斷 1 mil 線路
  當線寬縮到 1 mil 等級，一根頭髮、一粒灰塵就能讓 trace 開路或短路。廠端必須使用符合 ISO 14644-1 Class 100 等級的潔淨室，這也是為什麼 HDI 板報價普遍比一般板高一個檔次——你買的不只是銅箔基板，還有那一整套環境控制成本。

挑戰二：6 mil 以下的小孔，鑽不下去也鍍不上來

縮小 via 直徑是提高佈線密度最直接的手段，但廠端在小孔加工上的挑戰，遠比設計者想像得複雜。

• 6 mil 以下，機械鑽不動，必須上雷射：
  鑽針在直徑小於 6 mil 時，剛性已不足以承受切削力，斷針率飆升。HDI 上的 microvia 多採 雷射鑽孔（laser drilling），可控制深度精度，做出真正意義上的 blind microvia。
  經驗法則：雷射鑽孔直徑約為介電層厚度的 1.0～1.5 倍。例如 3 mil 厚的介電層，搭配約 3～4.5 mil 的孔徑。

• Aspect Ratio 是 microvia 的關鍵指標：
  孔越深越窄，電鍍液越難進出。一般要求 microvia 的縱橫比控制在 0.75:1 以內，超過這個值，孔內鍍銅厚度均勻性將大幅下降，可靠度測試（IST、熱循環）容易出現失效。

• 介電層必須均勻，雷射才打得乾淨：
  傳統 FR-4 是樹脂 + 玻纖布的複合結構，兩者對雷射的吸收與燒蝕速率不同，會造成孔壁高低起伏。若預算允許，可以選用玻纖更密的細紋布料，或改用 PTFE、aramid（芳香族聚醯胺）等非編織補強材，孔壁品質會明顯提升。

• 介電層薄到 3 mil 以下，熱穩定性是新關卡：
  介電層薄到 3 mil 以下時，玻纖布本身的厚度會成為製程下限，無法繼續縮薄。此時應改採 非補強介電材料（如 epoxy liquid、polyimide、RCC 樹脂塗佈銅箔），最薄可到 1 mil，但這類材料的 CTE 較低、對熱變形敏感，壓合、reflow 的溫度曲線都得重新評估。

• Via-in-pad 的兩面刃：
  當 BGA pitch 縮到 0.5 mm 以下，dogbone 已經擺不出來，via-in-pad 變成唯一選項。它的優點是「逃線零成本」，但代價是：

  • 必須額外鑽孔、鍍銅、塞孔（多為非導電 epoxy）、再電鍍蓋平；製程步驟多、料件貴、交期長。
  • 對廠端的塞孔與平整度控制是嚴苛考驗。
    建議：只有在路由真的擺不開時再用 via-in-pad，能用 staggered + dogbone 解決就盡量解決。

挑戰三：層間連接的彈性，是 HDI 設計的真正分水嶺

HDI 的精髓在於可以「只連接需要連的層」，但這也帶來壓合與孔結構上的複雜度。

• Blind via 受 aspect ratio 限制：
  blind via 從外層通往特定內層，不貫穿整板。實務上，一支 blind via 一般只能跨 3 層以內，超過就要靠多次壓合堆疊。一個 HDI stack-up 通常以 3 次壓合（1+N+1、2+N+2、Any-Layer）為實務上限，再多會讓對位累積誤差爆掉。

• Stacked via vs. Staggered via，請優先選後者：
  把多個 microvia 直接疊起來（stacked）可以最短化路徑，但需要每一層都做「塞孔 + 平整化（planarization）」，製程步驟與成本暴增，而且孔內容易產生 void，IST 測試容易出現失效。
  如果路由允許，請優先採用 staggered 結構——錯開的 microvia 結構不需平整化、可靠度更高、成本更低，特別適合 mission-critical（航太、軍工、車用 ADAS 等）應用。

• Any-Layer 結構是終極解法，但要評估成本：
  全 microvia 的 Any-Layer 架構（每層都可任意連接）提供了最大的佈線自由度，但每多一次 sequential build-up 就是一次壓合 + 鑽孔 + 鍍銅，整體成本可能比傳統 through-hole 板高 3 至 5 倍。設計前先評估產品 BOM 容忍度，避免為了追求設計彈性而讓成本超出產品經理可接受的範圍。

工程師送樣前該做的 5 個 DFM 決策

把上面的製程理解吸收後，下面這幾項是 layout 階段就要先定案的關鍵決策。

1. Via 結構優先順序：Staggered > Stacked

除非設計上真的非疊不可，否則 staggered 配置永遠是首選：不需 planarization、製程簡化、孔內 void 風險低、機械與熱可靠度均優於 stacked。

2. Annular Ring 至少守住 2 mil（0.05 mm）

過小的 annular ring 在熱循環或機械應力下會直接 crack 或 breakout。實務原則：

• microvia annular ring ≥ 0.05 mm（2 mil）
• 外層因缺陷導致的 isolated 區域，最多容許 20% 縮減
• 內層 isolated 區域因 pit、dent、pinhole 造成的縮減 ≤ 25 μm（1 mil）
• IPC Class 3 應用建議直接拉高到 4 mil 以上

3. 表面處理：BGA fine pitch 優先選 ENIG 或 ENEPIG

HDI 板大量使用 fine pitch BGA，表面處理的平整度（planarity）與焊性（solderability）會直接決定 SMT 良率。

• ENIG（化鎳浸金）：IPC-4552 推薦用於 fine pitch BGA，平整度與一致性佳，是業界大多數 HDI 板的主流選擇。
• ENEPIG（化鎳鈀浸金）：多了一層鈀層，對 SMT 拉力強度（shear strength）更友善，wire bond 應用也適用，但成本較高。
• 其他選項如 OSP、Immersion Silver、Tin Nickel、Electrolytic Hard Gold 等，視應用情境（金手指、按鍵、高頻訊號）再評估。

4. Microvia Aspect Ratio：0.75:1 是底線

• Through-hole AR 上限 10:1（AR = 板厚 / 最小孔徑），AR 10:1 以內為建議安全範圍，超過後需特殊製程支援
• Microvia AR 上限 0.75:1（AR = 鑽孔深度 / 最小孔徑）

設計時請直接套公式驗算，別等 CAM 回信才發現孔太深鍍不滿。

5. 材料選擇：Tg ≥ 200°C 是 HDI 高可靠度應用的入場券

• Tg（玻璃轉移溫度）≥ 200°C：避開多次 reflow 與壓合後的板材劣化
• Td（熱裂解溫度）越高越好：保留操作溫度區間
• Dk 低、熱導率高：高速訊號與散熱兩頭都要顧
• 抗震動、抗濕氣、抗輻射：車用、航太、戶外應用必看
• 與雷射鑽孔相容：最小可穩定鑽至 4 mil 孔徑、不產生過度碳化

常見可選材料家族包含 TU-863+、Isola 370HR、Ventec VT47、Rogers RO4003/RO4350、Nelco N4000/N7000、Arlon 85N、Taconics CER/RF 系列等。實際選用建議依阻抗、Dk/Df、CTE、Tg 等參數搭配 stack-up 模擬（Polar SI9000）決定。

高階應用：Positive Etchback 與 Class 3 規範

若你的板子是要打入軍工、航太、車用 ADAS、醫療等高可靠度市場，下面這些細節也得納入 fab note。

Positive Etchback 比 Negative Etchback 更可靠

• Negative etchback：先上保護層再蝕刻外露銅，連接點較弱，不適用於軍規。
• Positive etchback：銅鍍上後選擇性蝕刻，形成三點接觸（three-point connection），可靠度顯著提升。

Fab note 寫法範例：

Apply positive etchback per IPC-6012 Class 3. Copper land protrusion must be visible after desmear.

Class 3 相關標準清單

打入高可靠度供應鏈，至少要確認 fab 廠具備以下其中幾項認證：

• IPC Class 3 / 3A：軍工與航太等級
• AS9100D：航太品質管理系統
• MIL-PRF-55110：剛性板軍規
• MIL-PRF-31032：通用軍規效能與一致性
• MIL-PRF-50884：軟板與軟硬結合板軍規

同時，請主動向廠端索取以下文件，並在 PO 上載明：CoC（Certificate of Conformance）、材料規格、回焊曲線、First Article Inspection Report、IPC J-STD-001 焊接報告、AOI 報告、Flying Probe 或 ICT 測試報告、離子汙染測試報告。

編輯小結

HDI 板的 DFM 看起來條目繁雜，但真正能拉開工程師等級差距的，其實是 「設計前」就做出對的判斷——而不是等 CAM 工程師退件才補救。

以下是重點濃縮：

• DFM 不是 fab 廠的責任，是設計者的責任： CAM 只能幫你抓出可量產的下限，不能幫你補回 schedule 與料費。
• HDI 三大製程瓶頸： 細線蝕刻、microvia 鑽孔鍍銅、層間連接結構，每一項都直接決定良率與成本。
• 設計優先順序： 能用 staggered 就不要 stacked、能用 dogbone 就不要 via-in-pad、能用 3 次壓合就不要硬上 Any-Layer。
• 數字記起來： annular ring ≥ 2 mil、microvia AR ≤ 0.75:1、through-hole AR ≤ 10:1、Tg ≥ 200°C。
• 材料與表面處理配合應用情境選： BGA fine pitch 走 ENIG/ENEPIG，高頻訊號評估 Rogers 系列，超薄介電層考慮 RCC 或 polyimide。
• 打入 Class 3 市場前，認證、fab note、文件清單一個都不能少。

HDI 設計這條路沒有捷徑，但有方法。把 DFM 思維內化到 layout 的每一個決策，才能讓 RD 的努力真正落地成為穩定出貨的產品，而不是停在打樣階段的漂亮 Gerber。