DFM 實戰專題4：阻抗控制進階篇：阻抗條 (Coupon) 與 TDR 實測值為何跟模擬對不上？
在高速數位電路（High-Speed Digital）與射頻（RF）設計領域，阻抗匹配（Impedance Matching）是訊號完整性（Signal Integrity, SI）的基石。對於Layout 工程師與硬體研發人員而言，最令人挫折的時刻莫過於：在設計階段使用 Polar Si9000 或 Ansys 軟體，依照板廠提供的疊構（Stackup）精確計算出 50Ω 的線寬，但收到 PCB 成品與測試報告時，TDR 實測值卻顯示為 55Ω，甚至更高。或者是，隨板附贈的阻抗條（Test Coupon）測試通過，但在板內實際走線（In-Board Trace）上量測卻發現阻抗不連續或超標。
這篇技術專文將深入剖析造成「模擬與實測誤差」的物理機制，超越基礎的線寬與介厚討論，進入蝕刻因子（Etch Factor）、銅箔粗糙度（Roughness）與防焊綠漆（Solder Mask）的微觀世界，並提供實務上的溝通指南。
